| 研究課題/領域番号 |
23K11031
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 京都工芸繊維大学 |
|---|
研究代表者 |
高井 伸和 京都工芸繊維大学, 電気電子工学系, 教授 (70318905)
|
|---|
| 研究期間 (年度) |
2023-04-01 – 2026-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2025年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2024年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2023年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
|
|---|
| キーワード | 自動合成 / 演算増幅器 / ニューラルネットワーク / マルチラベル分類 / アナログ集積回路設計 / 人工知能 |
|---|
| 研究開始時の研究の概要 |
集積回路の自動設計の実現は、専門的な知識を必要としない設計を可能とし、設計者の裾野が広がることで多彩なアイデアによる電子機器の実現を可能にする。近年の機械学習の発展によりアナログ集積回路の素子値自動設計は実用レベルに到達したが、新たな回路構造を合成するには至っていない。本研究の目的は、既存回路構造の特徴を機械学習を用いて学習し情報として蓄積することで、要求仕様を満たす回路構造を自動合成できるシステムを実現し、アナログ集積回路の設計レスシステムを拡張することである。A/D 変換回路用コンパレータやセンサーユニット用演算増幅回路を自動合成し、試作による実デバイスでも有効性を確認する。
|
| 研究実績の概要 |
アナログ集積回路設計は、（1）要求仕様を満たす回路構造の選択、（2）選択した回路構造の素子値の設計 の2つの過程で構成される。（1）の過程は研究課題（20K11727）で、（2）の過程は研究課題（17K00073）で実現可能であることを示した。実際の回路設計では、（1）（2）の過程を経ても要求仕様を満たす回路が見つからない場合がある。このような場合、通常設計者が仕様を満たす新規回路を考案する。本研究課題では、この通常設計者が考案する過程を計算機により自動合成することを目指している。回路の自動合成の報告例はあまりなく、いずれも遺伝的アルゴリズムなどのヒューリスティックアルゴリズムをベースとしているため合成に膨大な時間がかかることが問題である。
本年度は、この合成時間の問題をニューラルネットワークのマルチラベル分類を用いて解決を試みた。ニューラルネットワークのマルチラベル分類を回路合成に適用させるためには、既存の回路を構成する要素のラベル化が必要となる。提案手法では、NMOS, PMOS, 抵抗, キャパシタ, 入力端子（＋）、入力端子（ー）、出力端子、カレントパス（6種類）、バイアスパス（7種類）の合計19種類の要素をラベルとして扱った。学習の際にはこれらの各ラベル専用の行列を用意し2値で要素の存在を表現し、学習する。アルゴリズムの検証には「基本差動対入力＋ソース接地出力」「基本差動対入力段＋スーパーソースフォロア出力段」「カスコード差動対n湯力段＋ソース接地出力段」「rail-to-rail 入力段＋AB級プッシュプル出力段」の４つの回路構造を用いた。
学習済みモデルに対し３つの異なる仕様を入力した結果、仕様を満たす異なる回路合成に成功した。合成された回路は学習に用いた回路とは異なる回路の場合もあり、提案手法には新規回路合成の可能性があることも示した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
演算増幅器の計算機による自動合成の可能性を示した。
|
| 今後の研究の推進方策 |
・学習データを収集する時間短縮
・回路表現の変更
・素子値も含めた学習方法の提案
|
