| 研究課題/領域番号 |
23K13343
|
|---|
| 研究種目 |
若手研究
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
小区分21030:計測工学関連
|
|---|
| 研究機関 | 国立研究開発法人産業技術総合研究所 |
|---|
研究代表者 |
稲葉 工 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究員 (80822634)
|
|---|
| 研究期間 (年度) |
2023-04-01 – 2026-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円)
2025年度: 520千円 (直接経費: 400千円、間接経費: 120千円)
2024年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2023年度: 2,860千円 (直接経費: 2,200千円、間接経費: 660千円)
|
|---|
| キーワード | クライオCMOS / 超伝導単一光子検出器 / 極低温デバイスモデリング / 深層学習 / モノリシック集積 / Cryo-CMOS / FinFET / モデリング / 単一光子検出器 |
|---|
| 研究開始時の研究の概要 |
本提案は超電導ナノワイヤ単一光子検出器(SNSPD)の計数率向上を実現する技術を開発し、量子暗号通信の長距離化・高速化に寄与する。
まずFinFETの極低温デバイスモデルを構築し、極低温動作用低ノイズアンプ（LNA）の独自設計を可能にする。この設計技術に基づき、SNSPDとLNAをモノリシック集積し、SNSPDをマルチピクセル化する。独自のLNA設計とマルチピクセル化それぞれの効果を相乗させ、これまでになく高い光子係数率を持ったSNSPDの開発を実現する。
|
| 研究実績の概要 |
本研究ではシリコン電界効果トランジスタ(MOSFET)と超伝導回路（単一光子検出器）のモノリシック集積を行う。特に、MOSFETと単一光子検出器のプロセスを独自に行うことで、回路設計に自由度を持たせ、より高い光子計数率を狙う。
本年度は、トランジスタを試作するファブである産総研COLOMODEと超伝導回路を試作するファブである産総研Qufabの双方で利用できる微細加工装置の位置調整用マーク設計を行った。またCOLOMODEをロットアウトしたウエハをQufabに持ち込むために不可欠な汚染検査を行い、目的とする素子開発に必要な環境を整備した。この成果は、FinFETなどの先端半導体試作が可能なファブから超伝導回路の試作に特化したファブへのウエハ流動を初めて実現し、申請者以外がCOLOMODEとQufabを利用した素子開発を行う際にもその技術的障壁を大きく下げる重要な成果である。
また極低温動作回路設計に不可欠な極低温デバイスモデリングに取り組んだ。具体的には、初期検討として、4ケルビンにおけるプレナー型MOSFETのデバイスモデリングを行った。その結果、室温動作MOSFET用に提案されているBSIM4を使った場合、モデルパラメータの物理的意味を看過すれば、極低温動作用にデバイスモデルの修正を行わなくても回路設計が行える程度のデバイスモデリングが行えることが明らかになった。さらに、ここで決定した極低温デバイスパラメータを基にして増幅回路の設計を行った。
当初の予定になかったものの、ニューラルネットを利用した極低温動作MOSFETの特性予測に取り組んだ。このニューラルネットを用いれば、労力のかかる極低温動作MOSFETの特性評価をほとんど行わずとも極低温デバイスモデリングを行い、集積回路設計に繋げられる。
従ってこのニューラルネットは集積回路設計に係る産業に大きな価値をもたらす。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当初の計画に従い、モノリシック集積に向けた環境整備を済ませ、回路設計に必要な極低温デバイスモデル、増幅回路設計を行った。
さらに計画推進に深層学習を活用した成果を国内学会で発表し、査読付き論文投稿のめどを立てた。
これらの点を踏まえ、計画は順調に進展していると判断した。
|
| 今後の研究の推進方策 |
計画通りMOSFET上に超伝導回路を形成する。
但し、当初計画していたFinFET試作は本研究期間中にプロセスを確立できないと判断し、より確立した技術であるプレナー型MOSFETに切り替えていく。
また深層学習を活用した計画推進にも取り組んでいく。
|
