| 研究課題/領域番号 |
23K16860
|
|---|
| 研究種目 |
若手研究
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 会津大学 |
|---|
研究代表者 |
仙波 翔吾 会津大学, コンピュータ理工学部, 研究員 (20974546)
|
|---|
| 研究期間 (年度) |
2023-04-01 – 2026-03-31
|
| 研究課題ステータス |
交付 (2023年度)
|
| 配分額 *注記 |
3,250千円 (直接経費: 2,500千円、間接経費: 750千円)
2025年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2024年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2023年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
|
|---|
| キーワード | インターフェース回路 / 非同期式回路 / FPGA / 低消費電力 / 設計自動化 |
|---|
| 研究開始時の研究の概要 |
デジタルシステムの電力削減として、クロック信号を用いない非同期式回路の利用が考えられる。一方、非同期式回路と組み込みプロセッサのような同期式回路を接続する際には、インターフェース回路の設計が必要となるが、インターフェース回路の設計は容易ではない。そのため本研究では、同期式回路と非同期式回路を接続するインターフェース回路の設計支援環境を構築する。まず、高速で低消費電力なデジタルシステムを実現するために、バースト転送と標準バスインターフェースに対応可能なインターフェース回路を提案する。さらに、インターフェース回路の設計制約生成、タイミング解析、及びタイミング調整を行う手法を提案する。
|
| 研究実績の概要 |
本研究では、同期式回路と非同期式回路を接続するインターフェース回路の設計支援環境の構築を目的とし、デジタルシステム設計に対するインターフェース回路の設計支援環境の有用性を明らかにする。
今年度は、①バースト転送と②Advanced eXtensible Interface (AXI)に対応可能なインターフェース回路の設計を目標に掲げた。対象デバイスは、Field Programmable Gate Array (FPGA)である。
①では、バースト転送に対応可能なインターフェース回路の設計を行った。まず、バースト転送への対応として、同期式回路と非同期式回路のサイクルタイムの差とバースト長から、必要となるレジスタ数を定義、設計制約やタイミング制約の定義を行った。その後、提案したバースト転送に対するインターフェース回路をFPGAに実装し、回路面積、レイテンシ、動的消費電力、および消費エネルギーを評価した。同期式回路と非同期式回路の接続で使用される既存のFIFOと比べ、消費エネルギーを最大50%削減することができた。
②では、AXIに対応可能なスレーブインターフェース回路の設計を行った。AXIに対応するため、既存の同期スレーブインターフェース回路とClick Elementによる非同期インターフェース回路を基にした。その上で、ハンドシェイクプロトコルの定義を行い、回路モデルの検討を行った。また、提案したAXIスレーブインターフェース回路の機能検証を行い、提案したAXIスレーブインタフェース回路が正しくデータを転送することができたことを確認した。
これらの他に、FPGAと同期式深層学習回路を使用した自動走行ロボットを提案した。今後、同期式深層学習回路を非同期式深層学習に変換し、提案したインターフェース回路を用いて、低消費エネルギーなシステム設計を行う。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
やや遅れていると判断した原因は、同期式回路と非同期式回路間のAXIスレーブインターフェース回路の設計を行ったが、同期式回路と非同期式回路間のAXIマスターインターフェース回路の設計まで行うことができなかったためである。
|
| 今後の研究の推進方策 |
まず、同期式回路と非同期式回路間のAXIマスターインターフェース回路の設計を行う。なお、AXIマスターインターフェース回路は、提案したAXIスレーブインターフェース回路の構成を参考にする。
その後、次年度の目標であるインターフェース回路の設計支援環境の構築を行う。
|
