研究課題/領域番号 |
23K24817
|
補助金の研究課題番号 |
22H03561 (2022-2023)
|
研究種目 |
基盤研究(B)
|
配分区分 | 基金 (2024) 補助金 (2022-2023) |
応募区分 | 一般 |
審査区分 |
小区分60040:計算機システム関連
|
研究機関 | 国立研究開発法人産業技術総合研究所 |
研究代表者 |
秋田 一平 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (10612385)
|
研究分担者 |
前中 一介 兵庫県立大学, 工学研究科, 教授 (70173721)
|
研究期間 (年度) |
2022-04-01 – 2025-03-31
|
研究課題ステータス |
交付 (2024年度)
|
配分額 *注記 |
17,030千円 (直接経費: 13,100千円、間接経費: 3,930千円)
2024年度: 6,890千円 (直接経費: 5,300千円、間接経費: 1,590千円)
2023年度: 6,370千円 (直接経費: 4,900千円、間接経費: 1,470千円)
2022年度: 3,770千円 (直接経費: 2,900千円、間接経費: 870千円)
|
キーワード | アナログ回路 / MEMSセンサ / センサ |
研究開始時の研究の概要 |
本研究は、様々なセンサデバイス種に適用可能な、プログラマブルなセンサ計測用アナログ回路技術に基づくセンシングプラットフォーム(FlexSAFE)の創出を目的としている。現状、センサ種毎に個別に計測用アナログ回路チップを設計しなければならず、これが、センサシステム実 現における様々なボトルネックとなっている。提案する柔軟性を有したアナログ回路技術により、これら設計にサイスル難易度を緩和すること を図る。
|
研究実績の概要 |
本研究は、様々なセンサデバイス種に適用可能な、プログラマブルなセンサ計測用アナログ回路技術に基づくセンシングプラットフォーム(FlexSAFE)の創出を目的としている。現状、センサ種毎に個別に計測用アナログ回路チップを設計しなければならず、これが、センサシステム実現における様々なボトルネックとなっている。提案する柔軟性を有したアナログ回路技術により、これら設計に際しての難易度を緩和することを図る。 特に、高いプログラム性をハードウェア上で実現可能な提案アーキテクチャにより、従来様々な特性や挙動に応じてカスタム設計が必要であったアナログ回路の設計負荷(コスト、人材不足、期間)を大幅に短縮することができると期待できる。 当該年度においては、要素技術開発、全体チップの統合設計、センサデバイスの開発を行った。特に、要素回路の設計を完了し、これをデジタル回路部分と接続し、初版の全体統合チップ(=システムオンチップ;SoC)を設計した。これに際して、さらに機能的、性能的な改良点が見出せてきたため、次年度はこれをリファインするための知見を得ることができた。一方で、センサデバイスについては、容量型のセンサと圧電型センサを設計・製作し、本FlexSAFEに接続するためのデバイス開発として順調に進んでいる。 以上より、想定よりも早く統合チップの設計へと取り組むことができたため、そのためのノウハウや課題等を得ることができたこともあり、総合的にはおおむね順調に進展しているものと判断できる。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
初年度は、(1)要素技術設計の完了、(2)各要素技術の統合とシステム設計・検証、(3)センサデバイスの検討・設計・製作、の3点が実施計画であった。 (1)は予定どおり完了し、と(2)はこれらを統合し、初版の統合チップの設計を完了したため、計画よりも進展していると言える。ただし、統合設計に際して個別の要素回路において、機能や性能に関する高度化が必要であることが分かった。一方、(3)については、容量型加速度センサと微小電圧出力のサーモパイルの設計製作を計画通り行った。 以上より、総合的にはおおむね順調に進展しているものと判断できる。
|
今後の研究の推進方策 |
初年度に想定していなかった、統合チップ設計・完了という経験を通じて、これに際してのノウハウや課題等の知見を得ることができた。今後は、これを踏まえて浮上した、各要素回路への改良事項等への対処を行い、再度統合チップ設計に臨む予定である。 (1)要素回路設計(アンプ・ADC・DAC、デジタル部) (2)統合SoCの設計・検証(第2版) (3)センサデバイスの設計・製作
|