| 研究課題/領域番号 |
23K28055
|
|---|
| 補助金の研究課題番号 |
23H03365 (2023)
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 基金 (2024)
補助金 (2023) |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
小区分60090:高性能計算関連
合同審査対象区分:小区分60040:計算機システム関連、小区分60090:高性能計算関連
|
|---|
| 研究機関 | 九州大学 (2024)
東京都市大学 (2023) |
|---|
研究代表者 |
陳 オリビア 九州大学, システム情報科学研究院, 准教授 (70837856)
|
|---|
| 研究期間 (年度) |
2023-04-01 – 2028-03-31
|
| 研究課題ステータス |
交付 (2024年度)
|
| 配分額 *注記 |
18,460千円 (直接経費: 14,200千円、間接経費: 4,260千円)
2027年度: 3,770千円 (直接経費: 2,900千円、間接経費: 870千円)
2026年度: 3,770千円 (直接経費: 2,900千円、間接経費: 870千円)
2025年度: 3,770千円 (直接経費: 2,900千円、間接経費: 870千円)
2024年度: 5,590千円 (直接経費: 4,300千円、間接経費: 1,290千円)
2023年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
|
|---|
| キーワード | 超伝導回路 / 近似計算 / 多値論理 / 非決定性計算 |
|---|
| 研究開始時の研究の概要 |
本研究は、エネルギー効率の高い超伝導技術を利用して、従来の計算方法とは異なる、高性能な機械学習計算基盤の開発を目指し、低消費電力のハードウェア技術、ビットレベルで並列化が可能なアナログ計算機構、そしてゼロ電力で情報を保持できる不揮発性超伝導多値メモリを活用したインメモリ型計算アーキテクチャを統合することで、非常に効率的な機械学習向けハードウェアを実現する。さらに、システムのスケーラビリティ分析、多値論理の応用範囲と将来性の探究、従来デジタル方式に原理的に相性が悪いCMOSアナログ計算機構を新デバイス・新材料でのリビジットなど、数多くの未解明課題を明らかにする。
|
| 研究実績の概要 |
2023年度の本研究では、提案の断熱型超伝導技術AQFP（Adiabatic Quantum-Flux-Parametron）を用いた多入力演算回路の開発に取り組んだ。まず、非決定ゲートのデバイス設計とシミュレーションを通じた低温動作実証を行い、この成果を基に実際のデバイス実装と低温実験を進めた。具体的には、AQFP技術を用いて非決定ゲートを実現するデバイスを設計し、産総研4層高速ニオブプロセス(High-Speed Standard Process: HSTP)制作技術によりプロトタイプを実装した。低温測定により、ゲート単体の決定性と非決定性動作領域を確認した。次に、制御パラメータや動作条件の最適化を行い、効率的な探索手法を開発した。これにより、デバイスの精度や動作領域を改善することができた。最終的には、実装されたデバイスの低温実験を行い、その優れた性能を確認し、応用可能性を評価した。さらに、多入力演算回路の設計とスケーラビリティ調査にも取り組んだ。8入力の回路を設計し、スパイスベースのシミュレーションを通じて回路パラメータの抽出と最適化設計を行った。続いて、非決定ゲートを基にした4入力、8入力、16入力ニューロン設計の回路実装と4.2Kでの低温測定を実施した。これらの測定結果は良好であり、詳細なデータ解析を基に、ニューロン回路のベンチマーク用シミュレーションフレームワークを設計した。
研究成果として、3件の国際会議での招待講演、1件の国内会議でのチュートリアル講演、ジャーナル論文投稿1件を行った。これにより、非決定ゲートや多入力演算回路の実装と最適化に関する新たな知見を得ることができた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
昨年度の計画通りに進んでいる。
|
| 今後の研究の推進方策 |
今後の推進方策について
1. 非決定ゲートのさらなる最適化と実装：現行のデバイスに対する追加のパラメータ最適化を行い、性能の向上と動作領域の拡大を目指す。また、プロトタイプの改良と低温実験の繰り返しにより、実用化に向けたステップを進める。2. 多入力演算回路のスケーラビリティ向上：現行の16入力回路を基に、さらなる入力数の増加に対応するための回路設計を進める。シミュレーションと実験を通じて、スケーラビリティの限界とボトルネックを解明し、改良策を講じる。3. ベンチマークフレームワークの拡充：ニューロン回路の性能評価を行うためのベンチマークフレームワークを拡充し、多様な応用シナリオに対応できるようにする。これにより、設計した回路の実用性を高める。4. 国際的な研究交流の強化：国際会議やワークショップへの積極的な参加を通じて、最新の研究動向を把握し、他の研究者との協力関係を築く。また、得られた知見を基に研究課題の進展を図る。
|
