システム間の差異に着目した検証・デバッグ手法

• 研究課題/領域番号: 24300015
• 研究種目: 基盤研究(B)
• 配分区分: 一部基金
• 応募区分: 一般
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 東京大学
• 研究代表者: 藤田 昌宏 東京大学, 大規模集積システム設計教育研究センター, 教授 (70323524)
• 研究分担者: 松本 剛史 東京大学, 大規模集積システム設計教育研究センター, 助教 (40536140)
• 研究期間 (年度): 2012-04-01 – 2015-03-31
• 研究課題ステータス: 完了 (2014年度)
• 配分額: 16,250千円 (直接経費: 12,500千円、間接経費: 3,750千円); 2014年度: 4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円); 2013年度: 5,460千円 (直接経費: 4,200千円、間接経費: 1,260千円); 2012年度: 6,110千円 (直接経費: 4,700千円、間接経費: 1,410千円)
• キーワード: 形式的解析 / 設計自動合成 / 設計デバッグ / 差異抽出 / 論理関数解析 / プログラム解析 / 組込みシステム / 検証・デバッグ / 組み込みシステム

研究成果の概要

ハードウェア・ソフトウェア開発では旧設計を効率よく、かつ正しく再利用することが重要である。本研究では論理回路とソフトウェアにおいて、旧設計と新仕様の差異を部分回路や部分プログラムの変換として定式化する新規手法を考案し、評価した。提案手法により、ユーザが指定した範囲の修正で旧設計や旧プログラムを新仕様に合わせることができる。企業と共同でサーバー計算機の設計に適用し、実設計においても有効であることを実証している。また、解析はごく少数のテストパタンで検査すれば完全な検証になることも示し、従来不可能であった複数の故障や誤りを同時かつ完全に検査するテストパタンの自動生成にも成功している。

研究成果

• [雑誌論文] Automatic Rectification of Processor Design Bugs Using a Scalable and General Correction Model (2014)
  • 著者名/発表者名: Amir Masoud Gharehbaghi, Masahiro Fujita
  • 雑誌名: IEICE Transactions on Information and Systems 巻: E97.D 号: 4 ページ: 852-863
  • DOI: 10.1587/transinf.E97.D.852
  • NAID: 130003394911
  • ISSN: 0916-8532, 1745-1361
  • 査読あり
• [雑誌論文] SAT-based Automatic Rectification and Debugging of Combinational Circuits with LUT Insertions (2014)
  • 著者名/発表者名: S. Jo, T. Matsumoto, M. Fujita
  • 雑誌名: IPSJ Transactions on System LSI Design Methodology 巻: 7 号: 0 ページ: 46-55
  • DOI: 10.2197/ipsjtsldm.7.46
  • NAID: 130003394413
  • ISSN: 1882-6687
  • 査読あり
• [学会発表] Incremental ATPG methods for multiple faults under multiple fault models (2015)
  • 著者名/発表者名: Masahiro Fujita, Naoki Taguchi, Kentaro Iwata, Alan Mishchenko
  • 学会等名: 16th International Symposium on Quality Electronic Design
  • 発表場所: Santa Clara, USA
  • 年月日: 2015-03-02 – 2015-03-04
• [学会発表] Efficient SAT-based ATPG techniques for all multiple stuck-at faults (2014)
  • 著者名/発表者名: Masahiro Fujita, Alan Mishchenko
  • 学会等名: International Test Conference
  • 発表場所: Seattle, USA
  • 年月日: 2014-10-19 – 2014-10-24
• [学会発表] Logic synthesis and verification on fixed topology (2014)
  • 著者名/発表者名: Masahiro Fujita, Alan Mishchenko
  • 学会等名: 22nd IFIP/IEEE International Conference on Very Large Scale Integration
  • 発表場所: Playa del Carmen, Mexico
  • 年月日: 2014-10-06 – 2014-10-08
• [学会発表] Variation-Aware Analysis and Test Pattern Generation Based on Functional Faults (2014)
  • 著者名/発表者名: Masahiro Fujita
  • 学会等名: IEEE Computer Society Annual Symposium on VLSI
  • 発表場所: Tampa, USA
  • 年月日: 2014-07-09 – 2014-07-11
  • 招待講演
• [学会発表] Improving polynomial datapath debugging with HEDs (2014)
  • 著者名/発表者名: Somayeh Sadeghi Kohan, Payman Behnam, Bijan Alizadeh, Masahiro Fujita, Zainalabedin Navabi
  • 学会等名: European Test Symposium
  • 発表場所: Paderborn, Germany
  • 年月日: 2014-05-26 – 2014-05-30
• [学会発表] A Debugging Method for Gate Level Circuit Designs by Introducing Programmability (2013)
  • 著者名/発表者名: Kousuke Oshima, Takeshi Matsumoto, Masahiro Fujita
  • 学会等名: 21st IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC '13)
  • 発表場所: Istanbul, Turkey
• [学会発表] FOF: Functionally Observable Fault and its ATPG Techniques (2013)
  • 著者名/発表者名: Masahiro Fujita, Takeshi Matsumoto, Satoshi Jo
  • 学会等名: 21st IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC '13)
  • 発表場所: Istanbul, Turkey
• [学会発表] Partial synthesis through sampling with and without specification (2013)
  • 著者名/発表者名: Masahiro Fujita, Satoshi Jo, Shohei Ono, Takeshi Matsumoto
  • 学会等名: International Conference on Computer-Aided Design (ICCAD '13)
  • 発表場所: San Jose, USA
• [学会発表] SAT-based automatic rectification and debugging of combinational circuits with LUT insertions (2012)
  • 著者名/発表者名: Satoshi Jo, Takeshi Matsumoto, Masahiro Fujita
  • 学会等名: IEEE 21st Asia Test Symposium
  • 発表場所: 朱鷺メッセ, 新潟