素子ばらつき・経年劣化に影響を受けず動作可能な完全デジタルＳＲＡＭ回路の研究

• 研究課題/領域番号: 24560408
• 研究種目: 基盤研究(C)
• 配分区分: 基金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 九州工業大学
• 研究代表者: 中村 和之 九州工業大学, マイクロ化総合技術センター, 教授 (60336097)
• 研究期間 (年度): 2012-04-01 – 2015-03-31
• 研究課題ステータス: 完了 (2014年度)
• 配分額: 5,330千円 (直接経費: 4,100千円、間接経費: 1,230千円); 2014年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円); 2013年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円); 2012年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
• キーワード: CMOS / SRAM / LSI / 素子ばらつき / 経年劣化 / マージン / レシオレス / 低電圧 / メモリ / ノイズマージン / SNM / スタティックノイズマージ / スタティックノイズマージン

研究成果の概要

素子ばらつき、経年劣化等の影響を受けない、完全ディジタル動作の新規オンチップメモリ（レシオレスSRAM）の研究開発を行った。
意図的に設計パラメータをばらつかせたモザイクセル構成のテスト回路、MOSFETのしきい値電圧を意図的にばらつかせることが可能な可変Vth－TEG、さらには従来SRAMと低電源電圧特性を直接比較可能なテストSRAMを試作し、それらの実測結果により、従来の６トランジスタ構成のSRAMに対して、レシオレスSRAM回路の素子ばらつきに対する高い耐性（ドレイン電流ばらつき２桁、しきい値電圧ばらつき３倍）、非常に低い電源電圧(0.22V)での動作を確認し、その有用性を実証した。

研究成果

• [雑誌論文] Ratioless full-complementary 12-transistor static random access memory for ultra low supply voltage operation (2015)
  • 著者名/発表者名: Takahiro Kondo, Hiromasa Yamamoto, Satoko Hoketsu, Hitoshi Imi, Hitoshi Okamura, Kazuyuki Nakamura
  • 雑誌名: Japanese Journal of Applied Physics 巻: ５４ 号: 4S ページ: 04DD11-04DD11
  • DOI: 10.7567/jjap.54.04dd11
  • NAID: 120006782185
  • 査読あり / オープンアクセス / 謝辞記載あり
• [学会発表] A Measurement of Ratio-less 12-transistor SRAM cell Operation at Ultra-low Supply-voltage (2014)
  • 著者名/発表者名: T. Kondo, H. Yamamoto, H. Imi, H. Okamura, K. Nakamura
  • 学会等名: International Conference on Solid State Devices and Materials(SSDM)
  • 発表場所: Tsukuba, Japan
  • 年月日: 2014-09-10
• [学会発表] ＣＭＯＳ ＳＲＡＭセルのしきい値電圧ばらつき耐性評価用ＴＥＧの設計及び評価 (2014)
  • 著者名/発表者名: 伊見 仁，徳丸 翔吾，岡村 均，中村 和之
  • 学会等名: LSIとシステムのワークショップ2014
  • 発表場所: 北九州国際会議場
  • 年月日: 2014-05-26
• [学会発表] Mosaic SRAM Cell TEGs with Intentionally-added Device Variability for Confirming the Ratio-less SRAM Operation (2013)
  • 著者名/発表者名: Hitoshi Okamura, Takahiko Saito, Hiroaki Goto, Masahiro Yamamoto and Kazuyuki Nakamura
  • 学会等名: IEEE International Conference on Microelectronic Test Structures (ICMTS 2013)
  • 発表場所: Osaka, Japan
• [学会発表] A Ratio-Less 10-Transistor Cell and Static Column Retention Loop Structure for Fully Digital SRAM Design (2013)
  • 著者名/発表者名: Saito, T. ; Okamura, H. ; Yamamoto, H. ; Nakamura, K.
  • 学会等名: 2012 4th IEEE International Memory Workshop (IMW)
  • 発表場所: Milan, Italy
• [学会発表] Ratio-less 10Tr-SRAMセルとColumn Retention Loop構造による完全デジタルSRAMの設計及び評価
  • 著者名/発表者名: 山本裕允、齋藤貴彦、岡村均、中村和之
  • 学会等名: LSIとシステムのワークショップ 2013
  • 発表場所: 北九州国際会議場
• [産業財産権] 半導体記憶装置 (2013)
  • 発明者名: 中村和之、齊藤貴彦、岡村均
  • 権利者名: 中村和之、齊藤貴彦、岡村均
  • 産業財産権種類: 特許
  • 出願年月日: 2013-03-22
  • 外国