| 研究課題/領域番号 |
24700033
|
|---|
| 研究種目 |
若手研究(B)
|
| 配分区分 | 基金 |
|---|
| 研究分野 |
ソフトウエア
|
|---|
| 研究機関 | 広島大学 |
|---|
研究代表者 |
伊藤 靖朗 広島大学, 工学(系)研究科(研究院), 准教授 (40397964)
|
|---|
| 研究期間 (年度) |
2012-04-01 – 2016-03-31
|
| 研究課題ステータス |
完了 (2015年度)
|
| 配分額 *注記 |
4,550千円 (直接経費: 3,500千円、間接経費: 1,050千円)
2015年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2014年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2013年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2012年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
|
|---|
| キーワード | FPGA / DSPブロック / ブロックRAM / ハフ変換 / マルチコアプロセッサ / 多倍長演算 / 組込みDSPブロック / 組込みブロックRAM / 並列処理 / メニーコア / DSP block / Block RAM / サポートベクターマシン |
|---|
| 研究成果の概要 |
本研究では，FPGA 向けメニーコアアーキテクチャ開発環境の構築を目指した．本研究ではまず，DSPブロックやブロックRAMを用いて，直線検出・円検出を，パラメータ空間を分割し，多数の演算器をFPGA上に並べることで並列計算を行うFPGA実装を提案し，既存の手法より高速に動作することを確認した．さらに本研究では，この結果を元に，主に一つのDSPブロックと二つのブロックRAMで構成された多倍長演算をサポートする超小型汎用プロセッサを設計・実装した．このプロセッサは，ハードウェア設計の経験がないソフトウェア設計者でも，専用回路とほぼ同じ性能の高速化をソフトウェアで実現可能であることを示した．
|
