自己評価機構を伴うスマートアナログデバイスの研究

• 研究課題/領域番号: 24860054
• 研究種目: 研究活動スタート支援
• 配分区分: 補助金
• 研究分野: 電子デバイス・電子機器
• 研究機関: 北九州市立大学
• 研究代表者: 董 青 北九州市立大学, 国際環境工学部, 講師 (30638804)
• 研究期間 (年度): 2012-08-31 – 2014-03-31
• 研究課題ステータス: 完了 (2013年度)
• 配分額: 2,990千円 (直接経費: 2,300千円、間接経費: 690千円); 2013年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円); 2012年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
• キーワード: アナログLSI / 自己診断システム

研究概要

本研究では、アナログLSIテストにおけるテスト容易化設計手法BIST技術を扱う。アナログ信号の解析に関する研究を行い，テストするアナログ信号を統一評価できるディジタル信号に変換し、評価することを考える。アナログ回路の電圧値と電流値、周波数と位相を出力信号として、体系的に評価する手法を提案した。実際の試作チップの評価により、提案のアナログBISTによるテスト容易性を示した。

研究成果

• [雑誌論文] Structured Analog Circuit and Layout Design with Transistor Array (2013)
  • 著者名/発表者名: B. Yang, Q. Dong, J. Li and S. Nakatake
  • 雑誌名: IEICE 巻: Vol.E96-A,No.12 ページ: 2475-2486
  • NAID: 130003385300
  • 査読あり
• [雑誌論文] Analog circuit synthesis with constraint generation of layout dependent effects by geometric programming (2013)
  • 著者名/発表者名: Y. Zhang, B. Yang, J. Li, Q. Dong and S. Nakatake
  • 雑誌名: IEICE 巻: Vol.E96-A, No.12 ページ: 2487-2498
  • NAID: 130003385301
  • 査読あり
• [雑誌論文] Structured Analog Circuit and Layout Design with Transistor Array (2013)
  • 著者名/発表者名: Bo Yang, Qing Dong, Jing Li and Shigetoshi Nakatake
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: E96.A 号: 12 ページ: 2475-2486
  • DOI: 10.1587/transfun.E96.A.2475
  • NAID: 130003385300
  • ISSN: 0916-8508, 1745-1337
  • 査読あり
• [雑誌論文] Analog Circuit Synthesis with Constraint Generation of Layout-Dependent Effects by Geometric Programming (2013)
  • 著者名/発表者名: Yu Zhang, Bo Yang, Jing Li, Qing Dong and Shigetoshi Nakatake
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: E96.A 号: 12 ページ: 2487-2498
  • DOI: 10.1587/transfun.E96.A.2487
  • NAID: 130003385301
  • ISSN: 0916-8508, 1745-1337
  • 査読あり
• [学会発表] Routability-driven Common-centroid Capacitor Array Generation with Signal Coupling Constraints (2013)
  • 著者名/発表者名: G. Chen, J. Li, B. Yang, Q. Dong and S. Nakatake
  • 学会等名: ICDV 2013
  • 発表場所: Ho Chi Minh City,Vietnam
  • 年月日: 2013-11-16
• [学会発表] A Delay-Locked Loop with Multi-Level Channel Length Decomposed Programming Delay Elements (2013)
  • 著者名/発表者名: Z. Yu, G. Chen, M. Li, Q. Dong and S. Nakatake
  • 学会等名: ICDV 2013
  • 発表場所: Ho Chi Minh City,Vietnam
  • 年月日: 2013-11-16
• [学会発表] Performance-driven SRAM Macro Design with Parameterized Cell Considering Layout-dependent Effects (2013)
  • 著者名/発表者名: Y. Zhang, G. Chen, Q. Dong, M. Li and S. Nakatake
  • 学会等名: VLSI-SOC 2013
  • 発表場所: Istanbul, Turkey
  • 年月日: 2013-10-07
• [学会発表] Simplified Compressed Sensing-Based Volterra Model for Broadband Wireless Power Amplifiers (2013)
  • 著者名/発表者名: M. Li, G. Chen, Y. Zhang, Q. Dong, S. Nakatake
  • 学会等名: kws 2013
  • 発表場所: 兵庫県淡路市
  • 年月日: 2013-07-29
• [学会発表] A 9-bit 50MSps SAR ADC with Pre-charge VCM-based Double Input Range Algorithm (2013)
  • 著者名/発表者名: G. Chen, Y. Zhang, Q. Dong, B. Yang, J. Li and S. Nakatake
  • 学会等名: GLVLSI 2013
  • 発表場所: Paris, France
  • 年月日: 2013-05-02
• [学会発表] A Comparator Energy Model Considering Shallow Trench Isolation Stress by Geometric Programming (2013)
  • 著者名/発表者名: G. Chen, Y. Zhang, B. Yang, Q. Dong, S. Nakatake
  • 学会等名: ISQED, 2013
  • 発表場所: SantaClara, CA, USA
  • 年月日: 2013-03-06
• [学会発表] A Comparator Energy Model Considering Shallow Trench Isolation Stress by Geometric Programming (2013)
  • 著者名/発表者名: Gong Chen
  • 学会等名: International Symposium on Quality Electronic Design (ISQED)2013
  • 発表場所: SantaClara, CA, USA
• [学会発表] High Routability and Low Ratio Mismatch Driven Common-Centroid Capacitor Array Generation (2012)
  • 著者名/発表者名: J. Li, B. Yang, Q. Dong, S. Nakatake
  • 学会等名: IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) 2012
  • 発表場所: Hilton San Jose, CA, USA
  • 年月日: 2012-11-08
• [学会発表] SRAM Macro Synthesis with Layout- dependent Effect by Geometric Programming (2012)
  • 著者名/発表者名: Y. Zhang, Q. Dong, S. Nakatake
  • 学会等名: IEEE/ACM Workshop on Variability Modeling and Characterization(VMC) 2012
  • 発表場所: Hilton San Jose, CA, USA
  • 年月日: 2012-11-08
• [学会発表] High Routability and Low Ratio Mimatch Driven Common-Centroid Capacitor Array Generation (2012)
  • 著者名/発表者名: Shigetoshi Nakatake
  • 学会等名: IEEE/ACM Workshop on Variability Modeling and Characterization 2012
  • 発表場所: IEEE/ACM Workshop on Variability Modeling and Characterization 2012
• [学会発表] SRAM Macro Synthesis with Layout-dependent Effect by Geometric Programming (2012)
  • 著者名/発表者名: Yu Zhang
  • 学会等名: IEEE/ACM Workshop on Variability Modeling and Characterization 2012
  • 発表場所: SanJose, CA, USA
• [学会発表] A 9-bit 50MSps SAR ADC with Pre-charge VCM-based Double Input Range Algorithm
  • 著者名/発表者名: Gong Chen
  • 学会等名: GLVLSI 2013
  • 発表場所: Paris, France
• [学会発表] Simplified Compressed Sensing-Based Volterra Model for Broadband Wireless Power Amplifiers,
  • 著者名/発表者名: Mingyu Li
  • 学会等名: kws 2013
  • 発表場所: 淡路
• [学会発表] Performance-driven SRAM Macro Design with Parameterized Cell Considering Layout-dependent Effects,
  • 著者名/発表者名: Yu Zhang
  • 学会等名: VLSI-SOC 2013
  • 発表場所: Istanbul, Turkey
• [学会発表] Routability-driven Common-centroid Capacitor Array Generation with Signal Coupling Constraints
  • 著者名/発表者名: Gong Chen
  • 学会等名: ICDV 2013
  • 発表場所: Ho Chi Minh City, Vietnam
• [学会発表] A Delay-Locked Loop with Multi-Level Channel Length Decomposed Programming Delay Elements
  • 著者名/発表者名: Zhang Yu
  • 学会等名: ICDV 2013
  • 発表場所: Ho Chi Minh City, Vietnam