シリコンスピン電界効果トランジスタの高性能化を実現する低界面粗さ構造の創製

• 研究課題/領域番号: 24K17326
• 研究種目: 若手研究
• 配分区分: 基金
• 審査区分: 小区分21060:電子デバイスおよび電子機器関連
• 研究機関: 日本大学
• 研究代表者: 石川 瑞恵 日本大学, 工学部, 講師 (60751865)
• 研究期間 (年度): 2024-04-01 – 2027-03-31
• 研究課題ステータス: 交付 (2024年度)
• 配分額: 4,680千円 (直接経費: 3,600千円、間接経費: 1,080千円); 2026年度: 520千円 (直接経費: 400千円、間接経費: 120千円); 2025年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円); 2024年度: 2,340千円 (直接経費: 1,800千円、間接経費: 540千円)
• キーワード: SiスピンMOSFET / スピン伝導 / 界面粗さ

研究開始時の研究の概要

新しい動作原理に基づくSiスピンMOSFETは，近年進展が目覚ましいIoT技術を支える電子機器の更なる小型化・高速化・低消費電力化への貢献が期待できる新型半導体デバイスである．この実現には，Si半導体へのスピン注入技術が最重要課題となる．これまで申請者は，室温でのSi中のスピン伝導において，世界最高レベルの信号観測に成功してきた．次のステップとして，実用レベルの信号強度を創製することが必須である．
本研究では，これまでのSiスピンMOSFETの研究で得られた知見に基づき，スピン信号の低減を招く界面粗さに着目し，低界面粗さ構造を創製することにより，スピン信号強度を増大させることを目的とする．