研究課題
基盤研究(C)
本研究では、プロセッサの性能向上を阻む壁の1つであるメモリの壁を打破する方式として、動的命令ウィンドウ・リサイジングと呼ぶ手法を提案した。本方式により、プロセッサの性能を21%向上させることに成功した。また、プロセッサの電力を削減する研究として、発行キュー2段階タグ比較手法を提案した。わずか1%の性能低下と引き換えに、発行キューで最大の電力を消費するタグ比較回路の電力を50%減少させることに成功した。
すべて 2016 2015 2014 2013
すべて 雑誌論文 (4件) (うち査読あり 4件、 謝辞記載あり 2件) 学会発表 (12件)
IEICE Transactions on Information and Systems
巻: E99-D ページ: 341-350
130005122012
巻: E99-D ページ: 630-640
130005131824
巻: E99-D ページ: 1092-1107
130005141379
巻: E97-D ページ: 3110-3123
130004841753