次世代超低電力メニーコアにおける設計最適化のための性能評価フレームワーク

• 研究課題/領域番号: 25730027
• 研究種目: 若手研究(B)
• 配分区分: 基金
• 研究分野: 計算機システム
• 研究機関: 東京大学
• 研究代表者: 中田 尚 東京大学, 情報理工学(系)研究科, 助教 (00452524)
• 研究期間 (年度): 2013-04-01 – 2016-03-31
• 研究課題ステータス: 完了 (2015年度)
• 配分額: 4,160千円 (直接経費: 3,200千円、間接経費: 960千円); 2015年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円); 2014年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円); 2013年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
• キーワード: 性能評価 / メニーコアプロセッサ / 共有キャッシュ / 高速シミュレーション / 計算機アーキテクチャ / シミュレーション

研究成果の概要

メニーコアプロセッサの性能評価には共有キャッシュの性能予測技術が重要である。効率的な設計にはシミュレーション精度と速度のバランスを取ることが重要である。
この課題について検討を進めたが、高速化と高精度の両立は非常に困難な課題であった。競合が与える性能への影響は大きいため、安易な省略は精度の大幅な低下を招いてしまう。それに対応するために高精度な競合予測が必要となるが、その実現も非常に困難であり、結果として速度と精度を十分な領域で両立することは実現できなかった。今回の知見を元に新たなブレイクスルーを模索していく予定である。