| 研究課題/領域番号 |
25K15043
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 東京都立大学 |
|---|
研究代表者 |
三浦 幸也 東京都立大学, システムデザイン研究科, 教授 (00254152)
|
|---|
| 研究期間 (年度) |
2025-04-01 – 2028-03-31
|
| 研究課題ステータス |
交付 (2025年度)
|
| 配分額 *注記 |
3,900千円 (直接経費: 3,000千円、間接経費: 900千円)
2027年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2026年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2025年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
|
|---|
| キーワード | ディペンダブルコンピューティング / LSI設計 / 高信頼化設計 |
|---|
| 研究開始時の研究の概要 |
高性能化の要求による集積回路（LSI）の微細化に伴い，集積回路の使用中（システムの運用中）の経年劣化に起因した性能低下が問題視されている．劣化の進行度合いは回路の使用状況ごとで異なることから，一般には経験則に基づくマージン設計で対応している．本研究では集積回路の経年劣化を対象に，集積回路の性能を長期間維持するため，動作中に集積回路の性能を調整可能なマージン設計に頼らない回路構成法を開発する．これは設計時に付加したトランジスタのサイズを回路動作中に動的に変更してゲート素子の駆動力を改善し，回路速度を調整することで実現する．
|
