CMOS/スピントロニクス融合回路による不揮発性パワーゲーティング技術

• 研究課題/領域番号: 26249049
• 研究種目: 基盤研究(A)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 東京工業大学
• 研究代表者: 菅原 聡 東京工業大学, 科学技術創成研究院, 准教授 (40282842)
• 研究期間 (年度): 2014-04-01 – 2019-03-31
• 研究課題ステータス: 完了 (2018年度)
• 配分額: 40,430千円 (直接経費: 31,100千円、間接経費: 9,330千円); 2018年度: 7,670千円 (直接経費: 5,900千円、間接経費: 1,770千円); 2017年度: 7,540千円 (直接経費: 5,800千円、間接経費: 1,740千円); 2016年度: 7,540千円 (直接経費: 5,800千円、間接経費: 1,740千円); 2015年度: 7,540千円 (直接経費: 5,800千円、間接経費: 1,740千円); 2014年度: 10,140千円 (直接経費: 7,800千円、間接経費: 2,340千円)
• キーワード: CMOS / 待機時電力 / マイクロプロセッサ / SoC / SRAM / パワーゲーティング / ＳＲＡＭ / フリップフロップ / 集積回路 / メモリ / 低消費電力 / 低電圧 / 不揮発

研究成果の概要

本研究課題では，マイクロプロセッサ(MP)やシステムオンチップ(SoC)などのCMOSロジックシステムの待機時電力を高効率に削減できる不揮発性パワーゲーティング（NVPG）技術，およびこのアーキテクチャに必要となる不揮発性SRAMなどの不揮発性双安定記憶回路技術の開発を行った．この記憶回路はCMOS双安定回路と不揮発性メモリ素子である強磁性トンネル接合を用いて構成され，通常動作においては従来技術の性能を維持し，さらに不揮発記憶によるNVPGを実現できる．本研究で開発したNVPG技術をMPやSoCに用いれば，従来技術では到達できない高効率の待機時電力削減が可能になることを明らかにした．

研究成果の学術的意義や社会的意義

本研究課題では，CMOSロジックシステムにおいて極めて重要な問題となっている待機時電力を，不揮発記憶を活用したパワーゲーティング（NVPG）によって高効率に削減できる回路・アーキテクチャ技術を研究開発した．この目的には，従来の不揮発性メモリ技術ではその速度・エネルギー性能から応用は難しく適していない．そこで，SRAMやFFなど双安定記憶回路をNVPGに適合するように不揮発化した不揮発性双安定記憶回路（NV-SRAM，NV-FF）の開発を行った．本研究課題で開発したNVPG技術をMPやSoCに導入することで，従来のCMOS技術のみでは実現できない高効率の待機時電力削減が可能になる．

研究成果

• [雑誌論文] Design and energy-efficient architectures for nonvolatile static random access memory using magnetic tunnel junctions (2019)
  • 著者名/発表者名: Kitagata Daiki、Yamamoto Shuu’ichirou、Sugahara Satoshi
  • 雑誌名: Japanese Journal of Applied Physics 巻: 58 号: SB ページ: SBBB12-SBBB12
  • DOI: 10.7567/1347-4065/ab00f5
  • NAID: 210000135442
  • 査読あり
• [雑誌論文] Inverse-magnetostriction-induced switching current reduction of STT-MTJs and its application for low-voltage MRAM (2017)
  • 著者名/発表者名: Y. Takamura, Y. Shuto, S. Yamamoto, H. Funakubo, M. K. Kurosawa, S. Nakagawa, S. Sugahara
  • 雑誌名: Solid-State Electronics 巻: 128 ページ: 194-199
  • 査読あり / 謝辞記載あり
• [学会発表] Design and Performance of Virtually Nonvolatile Retention Flip-Flop Using Dual-Mode Inverters (2018)
  • 著者名/発表者名: D. Kitagata, S. Yamamoto, and S. Sugahara
  • 学会等名: IEEE 2nd New Generation of Circuits & Systems Conference
  • 国際学会
• [学会発表] Virtually Nonvolatile Retention SRAM cell Using Dual-Mode Inverters (2018)
  • 著者名/発表者名: D. Kitagata, H. Yoshida, S. Yamamoto, and S. Sugahara
  • 学会等名: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference
  • 国際学会
• [学会発表] A New Architecture of Store Energy and Latency Reduction for Nonvolatile SRAM Based on Spintronics/CMOS-Hybrid Technology (2018)
  • 著者名/発表者名: D. Kitagata, S. Yamamoto, and S. Sugahara
  • 学会等名: 2018 International Conference on Solid State Device and Materials
  • 国際学会
• [学会発表] Virtually Nonovolatile Retention Flip-Flop Using FinFET Technology (2018)
  • 著者名/発表者名: D. Kitagata, S. Yamamoto, and S. Sugahara
  • 学会等名: 2018 IEEE Silicon Nanoelectronics Workshop
  • 国際学会
• [学会発表] Design and Circuit Performance of a New Piezoelectronic Transistor (2018)
  • 著者名/発表者名: Y. Shiotsu, S. Yamamoto, Y. Shuto, H. Funakubo, M. K. Kurosawa, and S. Sugahara
  • 学会等名: 2018 IEEE Silicon Nanoelectronics Workshop
  • 国際学会
• [学会発表] デュアルパワースイッチを用いた擬似不揮発性SRAMの設計と解析 (2018)
  • 著者名/発表者名: 吉田隼，北形大樹，山本修一郎，菅原聡
  • 学会等名: 第66回応用物理学会春季学術講演会
• [学会発表] 新構造ピエゾエレクトロニックトランジスタの低リーク設計とそのSRAMへの応用 (2018)
  • 著者名/発表者名: 塩津勇作，山本修一郎，舟窪浩，黒澤実，菅原聡
  • 学会等名: 第66回応用物理学会春季学術講演会
• [学会発表] 擬似不揮発性FFの速度性能優先設計とその回路性能 (2018)
  • 著者名/発表者名: 北形大樹，松﨑翼，山本修一郎，菅原聡
  • 学会等名: 第66回応用物理学会春季学術講演会
• [学会発表] デュアルモードインバータを用いた疑似不揮発性SRAMの設計と解析 (2018)
  • 著者名/発表者名: 吉田隼，北形大樹，山本修一郎，菅原聡
  • 学会等名: 第79回応用物理学会秋季学術講演会
• [学会発表] 新構造ピエゾエレクトロニックトランジスタの設計方法 (2018)
  • 著者名/発表者名: 塩津勇作，山本修一郎，舟窪浩，黒澤実，菅原聡
  • 学会等名: 第79回応用物理学会秋季学術講演会
• [学会発表] デュアルモードインバータを用いた疑似不揮発性FFの設計と解析 (2018)
  • 著者名/発表者名: 北形大樹，山本修一郎，菅原聡
  • 学会等名: 第79回応用物理学会秋季学術講演会
• [学会発表] 新構造ピエゾエレクトロニックトランジスタの設計とそのデバイス・回路性能 (2018)
  • 著者名/発表者名: 塩津勇作，山本修一郎，周藤悠介，舟窪浩，黒澤実，菅原聡
  • 学会等名: 第65回応用物理学会春季学術講演会
• [学会発表] 階層型ストアフリー電源遮断を用いた不揮発性SRAMのエネルギー性能 (2018)
  • 著者名/発表者名: 北形大樹，山本修一郎，菅原聡
  • 学会等名: 第65回応用物理学会春季学術講演会
• [学会発表] 不揮発性SRAMの設計とエネルギー性能の解析 (2017)
  • 著者名/発表者名: 北形大樹，周藤悠介，山本修一郎，菅原聡
  • 学会等名: 第64回応用物理学会春季学術講演会
  • 発表場所: 東京
  • 年月日: 2017-03-19
• [学会発表] 不揮発性SRAMのアーキテクチャとエネルギー性能 (2017)
  • 著者名/発表者名: 北形大樹，周藤悠介，山本修一郎，菅原聡
  • 学会等名: 電気情報通信学会集積回路研究会
  • 招待講演
• [学会発表] Hierarchical Store-Free Architecture for Nonvolatile SRAM Using STT-MTJs (2017)
  • 著者名/発表者名: D.Kitagata, S.Yamamoto, and S.Sugahara
  • 学会等名: EEE International Electron Devices Meeting (IEDM) MRAM special session 2017
  • 国際学会
• [学会発表] Piezoelectronic Transistor for Low-Voltage High-Speed Integrated Electronics (2017)
  • 著者名/発表者名: Sugahara, Y.Shuto, S.Yamamoto, H.Funakubo, and M.K.Kurosawa
  • 学会等名: IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference
  • 国際学会
• [学会発表] 強磁性トンネル接合を用いた不揮発性SRAMの待機時電力削減能力 (2017)
  • 著者名/発表者名: 北形大樹，山本修一郎，菅原聡
  • 学会等名: 第78回応用物理学会秋季学術講演会
• [学会発表] Energy Performance of Nonvolatile Power-Gating SRAM Using SOTB Technology (2016)
  • 著者名/発表者名: Y. Shuto, S. Yamamoto, and S. Sugahara
  • 学会等名: 46th European Solid-State Device/Circuit Conference (ESSDERC/ESSCIRC)
  • 発表場所: Lausanne, Switzerland
  • 年月日: 2016-09-12
  • 国際学会
• [学会発表] Design and Implementation of Nonvolatile Power-Gating SRAM Using SOTB Technology (2016)
  • 著者名/発表者名: Y. Shuto, S. Yamamoto, and S. Sugahara
  • 学会等名: International Symposium on Low Power Electronics and Design (ISLPED)
  • 発表場所: San Francisco, USA
  • 年月日: 2016-08-08
  • 国際学会
• [学会発表] Nonvolatile Power-gating Architecture for SRAM using SOTB Technology (2016)
  • 著者名/発表者名: Y. Shuto, S. Yamamoto, and S. Sugahara
  • 学会等名: 2016 IEEE Silicon Nanoelectronics Workshop (SNW 2016)
  • 発表場所: Honolulu, USA
  • 年月日: 2016-06-12
  • 国際学会
• [学会発表] New power-gating architectures using nonvolatile retention: Comparative study of nonvolatile power-gating (NVPG) and normally-off architectures for SRAM (2016)
  • 著者名/発表者名: Y. Shuto, S. Yamamoto, and S. Sugahara
  • 学会等名: 29th IEEE International Conference on Microelectronic Test Structures (ICMTS)
  • 発表場所: Yokohama, Japan
  • 年月日: 2016-03-28
  • 国際学会 / 招待講演
• [学会発表] CMOS/スピントロニクス融合技術による待機時消費電力削減アーキテクチャ (2015)
  • 著者名/発表者名: 周藤悠介, 山本修一郎, 菅原聡
  • 学会等名: 応用物理学会スピントロニクス研究会
  • 発表場所: 千代田区, 東京
  • 年月日: 2015-11-12
  • 招待講演
• [学会発表] Quantitative comparison of power-gating architectures for FinFET-based nonvolatile SRAM using spintronics retention technology (2015)
  • 著者名/発表者名: Yusuke Shuto, Shuu’ichirou Yamamoto, Satoshi Sugahara
  • 学会等名: 4th Berkeley Symposium on Energy Efficient Electronic Systems (E3S)
  • 発表場所: Berkeley, CA, USA
  • 年月日: 2015-10-01
  • 国際学会
• [学会発表] 不揮発性SRAMを用いたパワーゲーティングアーキテクチャの定量比較 (2015)
  • 著者名/発表者名: 周藤悠介, 山本修一郎, 菅原聡
  • 学会等名: 第76回応用物理学会秋季学術講演会
  • 発表場所: 名古屋市, 愛知
  • 年月日: 2015-09-13
• [学会発表] Comparative study of power-gating architectures for nonvolatile FinFET-SRAM using spintronics-based retention technology (2015)
  • 著者名/発表者名: Yusuke Shuto, Shuu'ichirou Yamamoto, Satoshi Sugahara
  • 学会等名: 18th Design, Automation and Test in Europe (DATE15)
  • 発表場所: Grenoble, France
  • 年月日: 2015-03-09 – 2015-03-13
• [学会発表] Comparative Study of Power-Gating Architectures for Nonvolatile SRAM Cells Based on spintronics Technology (2014)
  • 著者名/発表者名: Yusuke Shuto, Shuu'ichirou Yamamoto, Satoshi Sugahara
  • 学会等名: 2014 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS2014)
  • 発表場所: Okinawa, Japan
  • 年月日: 2014-11-17 – 2014-11-20
• [学会発表] Near-threshold voltage operation of nonvolatile SRAM cell based on pseudo-spin-FinFET architecture (2014)
  • 著者名/発表者名: 7.Yusuke Shuto, Shuu'ichirou Yamamoto, and Satoshi Sugahara
  • 学会等名: 2014 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S2014)
  • 発表場所: Millbrae, CA, USA
  • 年月日: 2014-10-06 – 2014-10-10
• [学会発表] 0.5V operation and performance of nonvolatile SRAM cell based on pseudo-spin-FinFET architecture (2014)
  • 著者名/発表者名: 8.Yusuke Shuto, Shuu'ichirou Yamamoto, and Satoshi Sugahara
  • 学会等名: 2014 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD 2014)
  • 発表場所: Yokohama, Japan
  • 年月日: 2014-09-09 – 2014-09-11
• [学会発表] Design and performance of nonvolatile SRAM cells based on pseudo-spin-FinFET architecture (2014)
  • 著者名/発表者名: Y. Shuto, S. Yamamoto, and S. Sugahara
  • 学会等名: 2014 IEEE Silicon Nanotechnology Workshop (SNW2014)
  • 発表場所: Honolulu, HI, USA
  • 年月日: 2014-06-08 – 2014-06-09
• [図書] Spin-transistor technology for spintronics/CMOS hybrid logic circuits and systems (2016)
  • 著者名/発表者名: S. Sugahara, Y. Shuto, and S. Yamamoto
  • 総ページ数: 25
  • 出版者: John Wiley & Sons, Ltd
• [産業財産権] 電子回路 (2017)
  • 発明者名: 菅原聡,北形大樹,山本修一郎
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2017
• [産業財産権] 電子回路 (2017)
  • 発明者名: 菅原 聡,山本 修一郎
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2017
• [産業財産権] 双安定回路と不揮発性素子とを備える記憶回路 (2017)
  • 発明者名: 周藤 悠介,山本 修一郎,菅原 聡
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2017
  • 外国
• [産業財産権] 磁気抵抗素子および記憶回路 (2016)
  • 発明者名: 菅原 聡,高村 陽太,中川 茂樹
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2016
  • 取得年月日: 2018
  • 外国
• [産業財産権] ピエゾ抵抗体をチャネルに用いたトランジスタおよび電子回路 (2015)
  • 発明者名: 周藤 悠介,黒澤 実,舟窪 浩,山本 修一郎,菅原 聡
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2015
  • 取得年月日: 2019
  • 外国
• [産業財産権] ピエゾ抵抗体をチャネルに用いたトランジスタおよび電子回路 (2015)
  • 発明者名: 周藤 悠介,黒澤 実,舟窪 浩,山本 修一郎,菅原 聡
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2015
  • 取得年月日: 2018
  • 外国
• [産業財産権] 記憶回路 (2015)
  • 発明者名: 菅原 聡,周藤 悠介,山本 修一郎
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2015
  • 取得年月日: 2018
  • 外国
• [産業財産権] 記憶回路 (2015)
  • 発明者名: 菅原 聡,周藤 悠介,山本 修一郎
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2015
  • 取得年月日: 2017
  • 外国
• [産業財産権] 双安定回路と不揮発性素子とを備える記憶回路 (2015)
  • 発明者名: 周藤 悠介,山本 修一郎,菅原 聡
  • 権利者名: JST
  • 産業財産権種類: 特許
  • 出願年月日: 2015
  • 取得年月日: 2017
  • 外国