研究課題
基盤研究(C)
本研究では、応用システム要求に応じて柔軟に構造を変更しつつ、高速な識別処理を実現する機械学習専用のハードウェアエンジンを実装した。サポートベクタマシンの識別能力を維持しつつ大幅な高速化が可能であるソフトカスケード処理を適用し、データの次元数、演算精度を変更することができる再構成可能アーキテクチャとして実装した。FPGAならびに45nmテクノロジで実装した結果、要求性能に応じた構成が採れることを確認するとともに、FPGA版175.7MHz動作にて、毎秒79VGAフレーム7HDフレームの処理能力を持ち、45nm版では、最大毎秒361VGAフレーム35HDフレームの処理が可能であることを確認した。
すべて 2017 2016 2015 2014
すべて 雑誌論文 (4件) (うち査読あり 4件) 学会発表 (7件) (うち国際学会 4件、 招待講演 1件)
IEICE Trans. Fundamentals
巻: E100-A
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E98.A 号: 11 ページ: 2246-2253
10.1587/transfun.E98.A.2246
130005105527
巻: E98.A 号: 8 ページ: 1760-1768
10.1587/transfun.E98.A.1760
130005089905
IEICE Trans. on Fundamentals
巻: E97-A ページ: 2518-2529