| 研究課題/領域番号 |
26420324
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 静岡理工科大学 |
|---|
研究代表者 |
波多野 裕 静岡理工科大学, 理工学部, 教授 (80238013)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| 研究課題ステータス |
中途終了 (2016年度)
|
| 配分額 *注記 |
4,810千円 (直接経費: 3,700千円、間接経費: 1,110千円)
2017年度: 260千円 (直接経費: 200千円、間接経費: 60千円)
2016年度: 650千円 (直接経費: 500千円、間接経費: 150千円)
2015年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
2014年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
|
|---|
| キーワード | 電子デバイス・機器 / 回路設計 / 放射線、粒子線 / 宇宙線 / シミュレーション / ＣＶＳＬ / 変換アルゴリズム / ＳＥＴシミュレーション / ＣＭＯＳ / トランジスタ寸法最適化 |
|---|
| 研究実績の概要 |
宇宙用耐放射線システムＬＳＩの実現を目指して、チップ試作により動作確認に成功したスタティック形カスケード電圧スイッチ論理（ＣＶＳＬ）回路と研究代表者が新規に提案したクロック形ＣＶＳＬ（Ｃ２ＶＳＬ）回路に対してＳＥＴシミュレーションを行った。電源電圧1.8Ｖの0.18μm 技術において、スタティック型ＣＶＳＬ回路は宇宙応用に対して十分な耐性があることが判明した。
次に、1ビットＣＭＯＳコンパレータ、2ビットＣＭＯＳコンパレータ、4レベルＣＭＯＳプライオリティ・エンコーダ回路、ＣＭＯＳマスター・スレーブ型ＪＫフリップフロップ、ポジティブ・エッジトリガ型ＪＫフリップフロップ、ポジティブ・エッジトリガ型Ｄフリップフロップに関して、ＳＥＴ耐性強化の観点から、トランジスタ・パラメータの設計最適化を検討した。ゲート幅Ｗの拡大により、ＣＭＯＳ回路にも宇宙応用に対して解があることが判明した。
更に、ニューロンＭＯＳ回路に対する宇宙空間における荷電粒子の影響は通常のＣＭＯＳ回路と同程度であると考えられるということが判明した。
以上、ＣＶＳＬ回路、ＣＭＯＳ回路およびニューロンＭＯＳ回路を用いたＳＥＴ耐性強化宇宙用ＬＳＩに関する総まとめを行った。0.18μm ＣＭＯＳ技術を対象に、回路試作、ＳＥＴシミュレーションなどにより検討を行ってきた内容をまとめたが、更に当該研究を発展させるためには、0.1μm以下の微細回路に関する研究が期待される。また、ＳＥＴ耐性の検討のためには、荷電粒子照射実験による実証や実際の宇宙空間における実験が有効であると考えられる。
|
