| 研究課題/領域番号 |
26820125
|
|---|
| 研究種目 |
若手研究(B)
|
| 配分区分 | 基金 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
飯塚 哲也 東京大学, 大規模集積システム設計教育研究センター, 准教授 (10552177)
|
|---|
| 研究期間 (年度) |
2014-04-01 – 2017-03-31
|
| 研究課題ステータス |
完了 (2016年度)
|
| 配分額 *注記 |
4,030千円 (直接経費: 3,100千円、間接経費: 930千円)
2015年度: 1,950千円 (直接経費: 1,500千円、間接経費: 450千円)
2014年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
|
|---|
| キーワード | 電子デバイス・機器 / 集積回路 / 時間-デジタル変換 / 時間領域信号 / パルス縮小型 / 時間－デジタル変換 / 飛行時間型計測機器 / パルス幅 / 時間ーデジタル変換 / 時間差積分 |
|---|
| 研究成果の概要 |
集積回路技術の進歩に伴い、時間方向の情報を取り扱う時間領域信号処理技術の優位性が高まり、注目を浴びている。本研究では、特に飛行時間型計測器等の応用に向けて、高い時間分解能と広い入力レンジを両立する時間-デジタル変換器の実現を目指す。新規構造を持つパルス幅縮小型時間-デジタル変換器を提案し、同変換器を用いた階層構造を提案する事により、分解能2ps・入力レンジ80nsを達成した。また、時間信号処理回路の基礎となる構成として時間領域積分回路を提案し、ばらつきに起因する出力ドリフトが原理的に発生しない新規構造を実証した。さらに、時間-デジタル変換回路による電源雑音の検出・低減回路を提案・実証した。
|
