• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

Self-learnable Analog-Digital-Mixed VLSI Processors for Smart Human-Computer-Interaction

研究課題

研究課題/領域番号 26870227
研究種目

若手研究(B)

配分区分基金
研究分野 ヒューマンインタフェース・インタラクション
電子デバイス・電子機器
研究機関奈良先端科学技術大学院大学 (2017)
北陸先端科学技術大学院大学 (2014-2016)

研究代表者

ZHANG Renyuan  奈良先端科学技術大学院大学, 情報科学研究科, 助教 (00709131)

研究期間 (年度) 2014-04-01 – 2018-03-31
研究課題ステータス 完了 (2017年度)
配分額 *注記
3,770千円 (直接経費: 2,900千円、間接経費: 870千円)
2016年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2015年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2014年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
キーワードAnalog-Digital-Hybrid / Approximate Computing / Analog Calculator / Multi-Valued-Logic / Approximate computing / Analog Calculation Unit / Image processing / Support Vector Machine / Analog-Digital-Mixed / Hybrid computing / Multi-Valued Logic / HCI / Neuron-MOS / FPGA / Multi-Valued Logics
研究成果の概要

ヒューマンコンピュータインタラクション向けて高効率アナログ・デジタル混載型演算器を開発した。従来のバイナリ表現に基づく演繹的計算方式に代わる、近似計算方式をハードウェアにより実装された。演算速度や消費電力などの大幅改善を達成した。本研究により開発されるACUはこれまで世界初の複数入力再構成可能なアナログ演算器である。近年に活躍に開発するCNNの高効率化処理技術も大幅に加速された。

報告書

(5件)
  • 2017 実績報告書   研究成果報告書 ( PDF )
  • 2016 実施状況報告書
  • 2015 実施状況報告書
  • 2014 実施状況報告書
  • 研究成果

    (12件)

すべて 2018 2017 2016 2015 2014

すべて 雑誌論文 (1件) (うち査読あり 1件、 オープンアクセス 1件、 謝辞記載あり 1件) 学会発表 (11件) (うち国際学会 7件、 招待講演 1件)

  • [雑誌論文] Robust and Low-Power Digitally-Programmable-Delay-Element Designs Employing Neuron-MOS Mechanism2015

    • 著者名/発表者名
      R. Zhang, and M. Kaneko
    • 雑誌名

      ACM Tran. Des. Autom. Electron. Syst. (TODAES)

      巻: Vol. 20, No. 4 号: 4 ページ: 1-19

    • DOI

      10.1145/2740963

    • 関連する報告書
      2015 実施状況報告書 2014 実施状況報告書
    • 査読あり / オープンアクセス / 謝辞記載あり
  • [学会発表] Analog Calculation Unit: A Solution of Approximate Computing2018

    • 著者名/発表者名
      Renyuan Zhang
    • 学会等名
      International Workshop on Frontiers in Computing Systems and Wireless Communications
    • 関連する報告書
      2017 実績報告書
    • 国際学会 / 招待講演
  • [学会発表] A Random Access Analog Memory with Master-Slave Structure for Implementing Hexadecimal Logic2017

    • 著者名/発表者名
      Renyuan Zhang
    • 学会等名
      IEEE Int. Conf. System-on-Chip, (SOCC)
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] A Feasibility Study of Programmable Analog Cal-culation Unit for Approximate Computing2017

    • 著者名/発表者名
      Renyuan Zhang
    • 学会等名
      The Fifth International Symposium on Compu-ting and Networking, (CANDAR)
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] A Feasibility Study of Master-Slave Flipflop Design for Hexadecimal Logic2016

    • 著者名/発表者名
      R. Zhang and M. Kaneko
    • 学会等名
      IEEE Industrial Electronics and Applications Conference
    • 発表場所
      Kota Kinabalu, Malaysia
    • 年月日
      2016-11-20
    • 関連する報告書
      2016 実施状況報告書
    • 国際学会
  • [学会発表] 16-Valued Logic FPGA Architecture Employing Analog Memory Circuit2016

    • 著者名/発表者名
      R. Zhang and M. Kaneko
    • 学会等名
      IEEE Symposium of Circuits and Systems
    • 発表場所
      Montreal, Canada
    • 年月日
      2016-05-22
    • 関連する報告書
      2016 実施状況報告書
    • 国際学会
  • [学会発表] A 16-Valued Logic FPGA Architecture Employing Analog Memory Circuit2016

    • 著者名/発表者名
      R. Zhang, and M. Kaneko
    • 学会等名
      IEEE Int. Symp. Circ.s and Syst.s, (ISCAS)
    • 発表場所
      Montreal, Canada
    • 年月日
      2016-05-22
    • 関連する報告書
      2015 実施状況報告書
    • 国際学会
  • [学会発表] A Feasibility Study of Quaternary FPGA Designs by Implementing Neuron-MOS Mechanism2015

    • 著者名/発表者名
      Renyuan Zhang, and Mineo Kaneko
    • 学会等名
      IEEE International Symposium on Circuits and Sysstems 2015
    • 発表場所
      Lisbon, Portugal
    • 年月日
      2015-05-24 – 2015-05-27
    • 関連する報告書
      2014 実施状況報告書
  • [学会発表] A Feasibility Study of Quaternary FPGA Designs by Implementing Neuron-MOS Mechanism2015

    • 著者名/発表者名
      R. Zhang, and M. Kaneko
    • 学会等名
      IEEE Int. Symp. Circ.s and Syst.s, (ISCAS)
    • 発表場所
      Lisbon, Portugal
    • 年月日
      2015-05-24
    • 関連する報告書
      2015 実施状況報告書
    • 国際学会
  • [学会発表] A Quaternary Master-Slave Flip-Flop with Multiple Functions for Multi-Valued Logics2015

    • 著者名/発表者名
      Renyuan Zhang, and Mineo Kaneko
    • 学会等名
      The 19th Workshop on Synthesis and System Integration of Mixed Information Technologies
    • 発表場所
      Yilan, Taiwan
    • 年月日
      2015-03-16 – 2015-03-17
    • 関連する報告書
      2014 実施状況報告書
  • [学会発表] A Temperature and Process Variation Insensitive PDE Circuit Employing Neuron-MOS2014

    • 著者名/発表者名
      Renyuan Zhang, and Mineo Kaneko
    • 学会等名
      IEEE/ACM International Conference on Computer Aided Design, Workshop on VMC
    • 発表場所
      San Jose, USA
    • 年月日
      2014-11-03 – 2014-11-06
    • 関連する報告書
      2014 実施状況報告書
  • [学会発表] A Feasibility Study on Robust Programmable Delay Element Design based on Neuron-MOS Mechanism2014

    • 著者名/発表者名
      Renyuan Zhang, and Mineo Kaneko
    • 学会等名
      Great Lake Symposium on VLSI 2014
    • 発表場所
      Houston, USA
    • 年月日
      2014-05-21 – 2014-05-23
    • 関連する報告書
      2014 実施状況報告書

URL: 

公開日: 2014-04-04   更新日: 2019-03-29  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi