| 研究課題/領域番号 |
59850062
|
|---|
| 研究種目 |
試験研究
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
電子機器工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
松村 正清 東京工業大学, 工, 助教授 (30110729)
|
|---|
| 研究期間 (年度) |
1984 – 1985
|
| 研究課題ステータス |
完了 (1985年度)
|
| 配分額 *注記 |
7,100千円 (直接経費: 7,100千円)
1985年度: 3,000千円 (直接経費: 3,000千円)
1984年度: 4,100千円 (直接経費: 4,100千円)
|
|---|
| キーワード | 薄膜トランジスタ / 集積回路 / 熱酸化 / ダイオード / MOS界面 / 二次元デバイスシミュレーション |
|---|
| 研究概要 |
アモルファスシリコン(a-Si)を用いた薄膜トランジスタ(FET)は、実用化に向けて活発に開発研究されているが、移動度が低いというa-Si物性に基づく本質的欠点がある。本研究は、FET製作プロセス上の改善と構造上の改善により、FETを高性能化すること、およびこの高性能FETに回路上の改善をさらに加えてa-Si集積回路を高速化すること、を目指した。
まず、250℃という低温でシリコンを純熱的に酸化する方法を開発した。酸化膜および酸化膜/シリコン界面の電気的特性を評価して、絶縁耐圧4MV/cm、抵抗率【10^(14)】Ωcm以上、界面準位密度の最小値2×【10^(11)】/【^7m^2】eVを得て、この酸化膜がデバイスに応用可能であることを示した。次に、この酸化法を応用した高性能のフラナー形MOSFET構造を提案して、移動度2.9【cm^2】/Vs、オン-オフ電流比6桁以上、電流が半減する時間【10^(10)】年という優れた性能のFETを実現した。
フォトリソグラフィの制約を受けずにチャネル長を1μm程度に一挙に短縮できる縦型FET構造を提案した。このFETの二次元デバイスシミュレーションプログラムを開発して、FETの詳細な動作を調べ、デバイス設計の資料を集積した。特に、活性a-Siの超薄膜化が高性能化の鍵を握っていることを明らかにした。また、リアクティブイオンエッチング法を活用して、寄生素子値の極めて次さな自己整合縦型FETを試作・評価した。
a-SiFETとa-Siショットキーバリアダイオードを組合わせたダイナミック回路を提案して、チャネル長が1μmのFETを用いれば、MHz帯での論理動作も不可能ではないことをコンピュータシミュレーションにより示した。また、初期的回路を試作して、その80kHzにおける動作を確認した。
|
