研究課題/領域番号 |
60222012
|
研究種目 |
特定研究
|
配分区分 | 補助金 |
研究機関 | 東京大学 |
研究代表者 |
新井 夫差子 東京大学, 工, 助手 (10010927)
|
研究期間 (年度) |
1985
|
研究課題ステータス |
完了 (1985年度)
|
配分額 *注記 |
3,500千円 (直接経費: 3,500千円)
1985年度: 3,500千円 (直接経費: 3,500千円)
|
キーワード | 混晶半導体 / IuGaAs / MISダイオード / 液相結晶成長 / エピタキシャル成長 |
研究概要 |
本研究は化合物半導体から混晶へと移行するに從って電子移動度の高い半導体が得られることに着目して、超高速電子デバイスを実現するための基礎研究として混晶層における電子輸送現象を取り扱うことを主題とする。從ってここで取り上げる混晶は移動度の高いことを第一の条件とし、基板として用いるInPに格子整合し得るInGaAsPを選択する。 今年度はまずInP基板上にInGaAsをスライドボート液相成長法によってエピタキシャル成長させることから出発した。エピタキシャル層の成長速度及びInP基板との格子整合性はIn-Ga-As溶液の組成に依存することが確められた。ここでInGaAs成長層の格子常数は2結晶X線回折法で決定された。又、禁制帯巾はフォトルミネセンスの観測から0.73〜0.74eVと、電気的特性はファンデアボー法を用いてキャリア濃度3〜5×【10^(16)】【cm^(-3)】、電子移動度8000〜9000【cm^2】【v^(-1)】【scc^(-1)】が算出された。 次に、MISFETのゲート絶縁膜を決定する、資料を得るために、種々の絶縁膜を用いてMIS構造を作成し、その界面特性を検討した。絶縁膜としてはInGaAsのプラズマ陽極酸化膜、SiO及【u^-】ZnSの蒸着膜、プラズマCVD法によるSi【O_2】膜が試みられた。各試料について容量の電圧依存性を測定し、ターマン法を用いて界面特性の評価を行った。いずれの試料においてもキャリア注入型の大きなヒステリシスが存在する。しかしそれは適当な熱処理を行うことによって可成りの程度まで減少させることが出来る。ZnS/InGaAsの場合、3〜4vあったヒステリシスは200℃7hrsの熱処理で0.8〜1Vまで減少する。但しこれ以上長時間の熱処理は絶縁性の劣化を来たす。界面準位密度はSi【O_2】ZnSの場合比較的小さい値を示し、可成り広い範囲、例えばバンドの中心付近から導電帯側に3W位にわたって、2〜3×【10^(12)】【ev^(-1)】【cm^(-2)】の値を示すことが判った。結晶成長条件に対する依存性は余り認められない。
|