| 研究概要 |
(1)コプレーナ型シリコン結合超伝導三端子デバイスの動作原理と設計:弱結合部に流れる超伝導電流の大きさをDe Gennesの理論に基ずいて表し, MOS構造のゲート電極で, 電界効果により超伝導電子密度を変調して, 超伝導電子のコヒーレンス長を制御することによりジョセフソン電流を変化させるというモデルに従ってシリコン結合超伝導三端子デバイスの動作原理を明らかにし, 弱結合部長が0.1μm以下でなければならないことを示した.
(2)コプレーナ型シリコン結合超伝導デバイスのプロセス技術:電極間隔が約0.1μmの微細の寸法のプレーナ構造を形成するためには, 凸凹のある表面にポリマーを塗布してエッチングすることにより平坦化を行うプロセスが有効であることを示した. 2つのNb電極をほう素を縮退ドープしたSiで結合したコプレーナ型ジョセフソン素子を, この平坦化プロセスを用いて作製した. 作製したSi結合コプレーナ型ジョセフソン素子の電流-電圧特性を, 測定温度4.2Kにおいて測定し, 電極間隔50nm, 電極30μmの素子で, 臨界電流110μA, IcRn積0.72mVの特性が得られた. Si結合コプレーナ型ジョセフソン素子について臨界電流の温度依存性を測定し, 測定データと理論曲線とのfittingから, 素子に用いたSi中での超伝導電子のコヒーレンス長として, 7.8K(素子の臨界温度)に於て23nmの値を得た. この値は, 理論式から計算した値とよく一致した.
(3)コプレーナ型シリコン結合三端子デバイス:本研究で確立した平坦化プロセスを基礎として, コプレーナ型素子を三端子化するために必要となる作製プロセスを検討し, Nbのソースドレイン電極を持つプレーナ型の短チャンネルMOSFETを試作した. 室温で電流-電圧特性を測定し, FETとしての動作を確認した.
|
