| 研究課題/領域番号 |
63550285
|
|---|
| 研究種目 |
一般研究(C)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
電子機器工学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
田村 穰 (田村 穣) 東京大学, 工学部, 助手 (00011180)
|
|---|
| 研究分担者 |
正田 英介 東京大学, 工学部, 教授 (40010706)
|
|---|
| 研究期間 (年度) |
1988 – 1990
|
| 研究課題ステータス |
完了 (1990年度)
|
| 配分額 *注記 |
2,200千円 (直接経費: 2,200千円)
1990年度: 300千円 (直接経費: 300千円)
1989年度: 900千円 (直接経費: 900千円)
1988年度: 1,000千円 (直接経費: 1,000千円)
|
|---|
| キーワード | 静電誘導形素子 / SPICE / 静電誘導デバイス / SIサイリスタ / SIトランジスタ / 静電誘導サイリスタ / SITh / 静電誘導トランジスタ / SIT |
|---|
| 研究概要 |
すでに我々が開発した電力用スイッチング半導体素子のデバイスシミュレ-ション手法を利用し、静電誘導(SI)形電力用素子のスイッチング特性を調べ、素子のパラメ-タ依存性を分析した。大電力動作での能力が重要であるため、静電誘導サイリスタ(SIーTh)をかいせきの対象とした。
スイッチング能力の改善特にスイッチング損失の減少のために素子の構造や大きさはさまざまである。2方向ショ-トエミッタ、ゲ-ト近傍の構造、埋め込みゲ-ト部分の実効巾の、電流、スイッチオフ時の電流集巾、電圧回復の様子などに関して解析した。その結果と改善の提案がシミュレ-ション結果から得られた。
外部回路構成を伴った素子の詳細な動作の解析を行うため、SPICEによるモデリングを検討した。SIーThと埋め込みゲ-ト形GTOの外部から見た特性の違いはあまり紹介されていない。SPICEによるモデリングのために必要なパラメ-タは、デバイスパラメ-タ関連させ実験結果と比較することで得られた。ライフタイムや不純物濃度分布のようなデバイスパラメ-タから、SPICEの等価的デバイスパラメ-タを得る方法も検討した。また直接測定することも行った。
またアクティブスナバの導入に関連し、デバイス構造とスナバ回路の構成の間の最適調整の研究も求められている。ここでの手法の発展は、特殊な構造を持った素子を使用した回路の有効性の評価に有用である。このための回路パラメ-タの自動的な最適化手法については、これからも検討する。
|
