| 研究課題/領域番号 |
63850065
|
|---|
| 研究種目 |
試験研究
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
情報工学
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
沢田 康次 東北大学, 電気通信研究所, 教授 (80028133)
|
|---|
| 研究分担者 |
中島 康治 東北大学, 電気通信研究所, 助教授 (60125622)
室田 淳一 東北大学, 電気通信研究所, 助教授 (70182144)
御子柴 宣夫 東北大学, 電気通信研究所, 教授 (70006279)
野口 正一 東北大学, 電気通信研究所, 教授 (80006220)
|
|---|
| 研究期間 (年度) |
1988 – 1989
|
| 研究課題ステータス |
完了 (1989年度)
|
| 配分額 *注記 |
16,700千円 (直接経費: 16,700千円)
1989年度: 1,500千円 (直接経費: 1,500千円)
1988年度: 15,200千円 (直接経費: 15,200千円)
|
|---|
| キーワード | ニュ-ロン計算機 / 集積化 / ADコンバ-タ- / ニュ-ロン素子 / シナプス素子 / CMDS / しきい値特性 / 正確動作 / CMOS / LSI化ニューロン回路 / ヒドラ / 解離再集合体 / ヒステリシスしきい値素子 |
|---|
| 研究概要 |
集積化ニュ-ロン計算機回路の第一段階として、ADコンバ-タ-を試作した。任意のアナログ値の入力に対してデジタル量に変換して出力させるニュ-ロン回路は、シナプスを固定しても入力に対する汎用性かある利点を生かし集積回路製作上の種々の問題を研究することが出来る。回路は4ニュ-ロン12シナプスからなる4ビットアナログADコンバ-タ-であり、ニュ-ロンは2対のcMOSトランジスタ-、シナプスは1対のcMOSモストランジスタ-と1ケのnMOSトランジスタ-より構成した。シナプスの荷重値はこのnMOSのゲ-トサイズL/Wによって決定される。デバイスの特性はcMOSのプロセス過程中、不純物注入やエッチング等の条件の変動により設計値からも変動することも考慮して補正可能な回路とした。パタ-ンサイズは、加工の難易度から当面4μル-ルで設計した。高抵抗部の製作にはAsとBの打込みを試み、アニ-ルに対する安定性から後者を選択することとした。
製作したニュ-ロンは、ほぼ設計通りのシグモイド特性を持つしきい値素子の特性を示した。シナプスは入力電圧に比例した出力電圧が得られるように設計されているが、わずかなオフセットを持つ結果となり、チャンネルド-プを改良する必要があることがわかったが、おおむね満足できる結果である。ADコンバ-タ-の動作は、シナプスが対称な値を持つモデルがホップフィ-ルドによって提案されているが、誤動性の可能性があること、また、シナプスを非対称化することによって正確な動作のみを行わせることが出来ることが判明し、上述のニュ-ロンとシナプスを用いた集積化回路を製作中である。
以上、本研究によってニュ-ロン計算機集積回路、特にADコンバ-タを試作し、ニュ-ロン計算機試作上の問題点を解明した。特に可塑的アナログシナプスの開発は今後の重要な方向であると考えられる。
|
