研究領域 | 3次元半導体検出器で切り拓く新たな量子イメージングの展開 |
研究課題/領域番号 |
25109002
|
研究機関 | 大学共同利用機関法人高エネルギー加速器研究機構 |
研究代表者 |
新井 康夫 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 教授 (90167990)
|
研究分担者 |
倉知 郁生 大学共同利用機関法人高エネルギー加速器研究機構, 先端加速器推進部, 特別教授 (00533944)
三好 敏喜 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 講師 (20470015)
井田 次郎 金沢工業大学, 工学部, 教授 (60506450)
|
研究期間 (年度) |
2013-06-28 – 2018-03-31
|
キーワード | 半導体 / Silicon On Insulator / 放射線センサー / 先端機能デバイス / 微細加工プロセス |
研究実績の概要 |
第3回目の相乗りプロセス(MultiProject Wafer : MPW)ランを6月に行い、計画研究班及び公募研究班からの21種の設計が持ち寄られ、プロセスを行った。完成したチップは、それぞれの要望に応じてウエハ、ベアチップ、パッケージチップの形で配布した。 放射線照射によるトランジスタの特性劣化の原因を詳細に検討し、トランジスタのチャンネル領域の両脇にあるLightly Doped Drain(LDD)領域の不純物濃度を増加させる事で大幅な改善が見られる事がわかった。また放射線損傷による酸化膜中への正孔の蓄積によるトランジスタ特性の変化に対して、裏面側から高電圧のパルスを印加する事で初期状態に近い状態に戻せる事がわかってきた。 金沢工業大学ではSOIの特性を生かしたSuper Steep Transistor(SST)の研究が進み非常に良い特性が得られ、国際的に評価の高いIEEE International Electron Devices Meeting (IEDM)で口頭発表された。またSOIチップを2個積層した3次元集積回路チップの試作も進んだ。 2015年6月3-5日には仙台で領域主催の国際会議International Workshop on SOI Pixel Detectorが開催され、4件の研究発表を行った。2015年8月19日-8月21日の3日間にわたりSOI検出器の設計講習会をKEKにおいて行い、19名の参加を得た。今回より日程を1日延ばし、設計のみならず評価測定の為の現場見学も行った。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
各研究班からの設計を集めてチップの製作を行う相乗りプロセス(MPW)を順調に行う事ができている。 また高密度化を狙った3次元積層チップ、LDD濃度増加によるトランジスタの放射線耐性強化、放射線損傷による劣化を改善する為の高電圧パルス印加方法、検出器感度を上げる為のSuper Steep Transistorの開発等も進み順調に研究が進んでいる。 特にLDD濃度増加による放射線耐性強化では、MPWラン用の回路シミュレータ(HSPICE)用のモデルの修正やライブラリーの改変を行い、他の研究班でも使用できるようにした。またPMOSとNMOSトランジスタのアクティブ領域を結合させる事で、従来の2分の1程度にまでレイアウトサイズを縮小する事に成功し、回路の高密度化が達成できた。 また設計講習会には、検出器設計に加わる若手研究者が多数参加し、活動の幅が広がっている。
|
今後の研究の推進方策 |
今後も設計のノウハウや性能向上の為の講習会を開催し、若手研究者の技術力の向上を図っていく。さらに、SSTトランジスタや3次元積層技術、放射線耐性の向上、集積回路の高密度化等の新しい課題にチャレンジし、SOI検出器の新たな可能性を広げていく。
|