| 研究概要 |
本年度は本研究の最終年度として,これまでの成果を踏まえ知能ロボット用超高性能多値ス-パ-チップを開発設計しその性能評価を行い,知能ロボット用チップとして優れていることを確認する。さらに,今後基礎的研究を越えた研究を目指す上での問題点を整理する。
知能ロボット用チップには,種々の膨大な演算を瞬時に行い,その結果を統合させていく情報処理機能が要求される。特に,フィ-ドバックル-プ内で用いられるので,演算に際してはデ-タレ-トの高速性だけではなく,演算遅れ時間を絶対的に小さくするア-キテクチャの構築が必須となる。
本研究では,演算遅れ時間最小化の基本設計思想の下で,知能ロボット用ス-パ-チップとして,多値SD数演算回路を内蔵したロボット制御用並列構造VLSIプロセッサと,ロボットビジョン用VLSIプロセッサのア-キテクチャを考案しその開発設計を行った。得られたチップのレイアウトに基づき,同等規模2値VSLIプロセッサとの性能比較を,電子回路解析プログラムSPICE2を用いて試みた。その結果,演算遅れ時間について,ロボット制御用プロセッサの場合約2倍,ロボットビジョン用プロセッサの場合約10倍の性能向上が認められた。
知能ロボット用超高性能多値ス-パ-チップの例として,二つのチップを示したが,今後実時間で動作する知能ロボット実現のためには,軌道計画プロセッサ,センサ信号処理プロセッサ,3次元計測プロセッサ,言語処理プロセッサなど,多くのス-パ-チップファミリイが必要とされ,それぞれの開発設計が求められよう。
|
