| 研究概要 |
本研究では,集積回路化に適した回路構造であるメモリ回路を基本とする並列計算機ア-キテクチャとその上での並列アルゴリズムの構成法を確立することを目指している.本年度は,機能メモリを一種の並列計算機構と見なし,数千から数百万のプロセサを持つような機能メモリ型並列プロセサア-キテクチャ(FMPP:Functional Memory type Parallel Processors)の概念と構成法を,ア-キテクチャから回路構造まで幅広いスペクトルで検討した.また,FMPP上で種々の問題を解く超並列アルゴリズムの研究も行ない,機能メモリの1種であるCAMをベ-スにした試作機の上でアルゴリズムを実現して評価した.具体的には,
1.メモリの持つ高い集積性を損なうことなく,内部デ-タに対して論理的/算術的演算が行なえる回路構成を研究し,購入した設計用ソフトウェアを用いて,新しい回路構造を設計評価した.この設計を通して,ビット並列ブロック並列方式という新しい回路構成を提案した.
2.CAMを基本としたFMPPア-キテクチャを検討した.従来の機能メモリにさらに付加すべき機能やホストとの接続法などを検討し,応用範囲の広いア-キテクチャを提案した.
3.ソ-ティング,パタ-ンマッチング,グラフの経路探索問題,論理シミュレ-ション,神経回路網など種々の実用的な問題に対する並列アルゴリズムを開発した.さらに,CAMを利用した試作機(現在4000プロセッサ)の上でアルゴリズムの実現と評価を行なった.パタ-ンマッチングや論理シミュレ-ションは既存の専用計算機より数十から数百倍の性能をだすことができることを実証した.
研究成果は,国内の学会や研究会で公表するとともに,海外の学会にも投稿している.
|
