| 研究概要 |
本年度は,VLSIの計算機援用設計のための並列処理技法について,以下に示すような成果を得ている.
1.回路シミュレ-タ:従来MOS回路にのみ適用されていた波形緩和法を拡張し,従来の直接法では不可能であった大規模なバイポ-ラ回路のシミュレ-ションにも適用できる手法を開発した.回路の部分回路への分割ならびにシミュレ-ション区間の部分区間への分割を,動的に変化するバイポ-ラトランジスタの状態をうまく利用し,効果的に自動分割するものである.さらにそれらの部分回路の区間のシミュレ-ションを並列に処理することにより高速化を図っている.
2.論理シミュレ-タ:従来のイベント駆動方式に基づく論理シミュレ-タにわずかの変更を加えるだけでハザ-ド/レ-スの検出を可能にした.また,大規模な並列処理に適していると期待されているメッセ-ジ駆動方式に基づく論理シミュレ-タを開発し,いくつかの並列処理システム上に実現し,その評価,検討を行った.
3.故障シミュレ-タ:パラレル法とコンカレント法を組み合わせることにより,高速でメモリ使用量の節約できる故障シミュレ-ション手法を開発した.さらに,MOSトランスミッションゲ-トを含むVLSIにも適用できる効果的なモデルと故障シミュレ-ション手法を開発した.
4.VLSI自動配線システム:配線問題を階層的に分割することにより,各々の部分問題を並列に処理する手法を開発し,分割数に応じたプロセッサを持つ並列処理システム上に実現し,その評価,検討を行った.
|
