| 研究概要 |
高信頼VLSIシステムを構成する手法の確立を目指した、意味検査機構を有するVLSI設計手法に関し、本年度は数値デ-タを処理する特定応用向集積回路(ASIC)を対象として研究を行った。
具体的には,1つの例として倒立振子を制御するアルゴリズムを上位論理合成の手法を用いてハ-ドウェアモデルとして実現し,それに対する3種類の意味検査機構を付加した。第1の意味検査機構は「不安定状態に入った時、より不安定な方向には制御を行わない」ことの検査機構であり、第2の意味検査機構は「安定状態にある時は必要以上の制御は行わない」ことの検査機構である。第3の意味検査機構は「上記1と2の組合せ」の検査機構である。
以上3種の意味検査機構付ハ-ドウェアモデル及び意味検査機構のないモデルに対し、故障のシミュレ-ションを行い有効性を検討した。想定した故障のモデルは時間的に間欠的に生じる故障であり、ハ-ドウェアを構成する各モジュ-ル回路の出力信号線に対し確率的誤りを発生させた。各信号線の誤り発生率が0.1%とかなり高い値の場合には、意味検査機構を有しないモデル及び第2の検査機構のモデルでは振子が倒れたのに対し、第1及び第3の検査機構のモデルでは制御が保持され有効性が示された。また、誤り率が0.01%と低い場合には全てのモデルで制御が保持されたが、第2及び第3の意味検査機構を用いた場合には間欠故障の影響がほとんどマスクできることが示された。
一方、意味検査機構の導入の為に余分に必要なハ-ドウェア量についても検討を行った結果、元の回路規模を約1700トランジスタとした場合第1、第2、第3の検査機構ではそれぞれ1900、2900、3600トランジスタの増加であることが分かり本手法の有効性を例題研究を通して確認することができた。
|
