| 研究概要 |
研究計画に従って本年度は高周波集積化インダクタの設計シミュレーションと,主要プロセス要素技術の開発を行った.まず高周波電磁界シミュレータによって,磁性膜のない空心集積化インダクタの最適化を行った.動作周波数を第3世代携帯電話の端末周波数である2GHzに定め,高抵抗Si基板上にCu薄膜でコイルを形成すると,コイル幅8μm,コイル厚5μm,コイル間隔4μmでL=7.6nH, Q=16を得うるという最適設計が出来た.
次に,スパイラル形状のコイルとマイクロパターン化膜を集積化する場合,コイルとコイルのギャップ部と磁性膜のスリット部との幾何学的配置によってコイル-磁性膜間の浮遊キャパシタンスに印加される電圧が大きく異なることを見出し,コイル間のギャップ部と磁性膜のスリット部を一致させるような設計が共振周波数を上昇させるために有効であることを明らかにした.更に閉磁路構造とすると,磁性膜の膜厚が0.2μmと薄くてもQ値は空心に対して更に30%増大するとの見通しが得られた.今後膜厚を最適化することによって更にQ値は向上する.
一方,MEMS技術を基礎としたプロセス要素技術の開発に関しては,Si基板中に深さ10μmのキャビティをTMAHウェットエッチングで形成すること,別のキャビティ構成法としてレジストフレームをUVフォトリソグラフィによって形成すること,このキャビティにコイル用CH電気めっき膜を形成すること,Cuならびに磁性膜と絶縁用SiO2膜を低応力で積層することなどである.引き続きキャビティ底へのスパッタ成膜と投影露光によるマイクロパターン化加工と,犠牲層による平坦化技術の条件を詰めており,15年度には初頭から予定通りインダクタの試作に入ることができる見込みである.
|
