研究概要 |
本研究の目的は,スケーラブル動画像符号化の組込み機器への効率的な実装手法の提案である.情報機器,ネットワーク,及び伝送される情報を含めたシステム全体の視点で最適な実装手法を検討することによって,現在の設計資産の再利用に重点を置いたSoC(System-on-a-chip)設計の比べて効率の良い実装を可能とする.本年度はJPEG2000スケーラブル符号化を対象として様々なシステム要求に対して最適な実装を容易かつ効率的に実現可能とするスケーラブルフレームワークの実現を目標とし,検討および実装を行った.詳細は下記の通りである. 1.JPEG2000符号化処理の解析 処理の特性を明かにするために解析を行った.提案するスケーラブルフレームワークとの親和性からCPUとしては米Tensilica社のXtensaコンフィギュラブルプロセッサを用い,処理量の解析を行った. 2.専用命令の付加 JPEG2000符号化処理の中で大きな処理量を要する処理であるエントロピー符号化および離散ウェーブレット変換(DWT)に関して,Xtensaに専用命令を付加することによって高速化を行った. 3.専用ハードウェア設計 上記2処理を高速実行可能な専用ハードウェアを設計した.スケーラブルフレームワークに組込むことを考慮し,SRAMに似た自由度の高いインタフェースを採用した. 4.スケーラブルフレームワークの提案 上記2処理の実装をソフトウェア,専用命令により高速化したソフトウェア,および専用ハードウェアから選択可能なスケーラブルフレームワークを提案した.これにより様々なシステム要求に対して最適な実装を容易かつ効率的に実現可能となる. 5.VLSI設計 スケーラブルフレームワークを用いて得られた実装をVDECを通じてVLSIとして試作した.本VLSIはXtensaおよびハードウェアエントロピー符号器,DWTハードウェアを搭載する.
|