| 研究概要 |
本年度は,予定通り半導体ヘテロ界面としてGe/Si系を取り上げ,低速電子透過分光法,低速電子回折(LEED)およびオ-ジェ電子分光法(AES)を用いて,薄膜形成過程および界面形成過程の観察を行った.その結果,次の成果が得られた.
1.Si(001)(2x1)表面上に,基板温度400℃でGeの成長を行い,SiのAES強度変化を調べたところ,Geは5原子層までは層状成長し,以後,島状成長に移行することが分かった.また,LEEDの観察から,この島は,{015}面で囲まれていることが判明した.
2.GeとSiとでは約4%の格子不整がある.そこで,LEEDスポットプロファイルの測定を行い,Ge成長過程での格子歪の緩和の様子を調べた.その結果,薄膜面内の格子定数は,島状成長に移行した後もSi格子に一致しているのに対して,層間隔は島状成長後にはGe格子となっており,格子歪の緩和に異方性のあることが判明した.
3.基板温度400℃でのGe/Si界面形成過程を,低速電子透過分光法により調べたが,途中から島状成長となるため,電子の透過率に見られる振動構造は観測されなかった.
4.室温での界面形成過程についても同様な観察を行ったが,成長薄膜の表面平坦性が良くないためか,電子の透過率に見られる振動構造は観測されていない.しかし,この室温界面形成過程では,界面に(2x1)構造が残っている可能性があり,現在,より詳細に検討している.
|
