研究概要 |
本研究では,本研究者の設計法によって得られる高精度の多次元状態空間ディジタルフィルタ専用の高度並列信号処理システムを試作し,その性能を評価することを目的としている. まず,多次元状態空間ディジタルフィルタリングシステムのア-キテクチャ(ハ-ドウェアおよびソフトウェア)の概念設計を行った.次元を2次元とし,次数を(4,4)次とし,システム全体のア-キテクチャは分散演算を行う1次元プロセッサエレメントを用いる線形アレイプロセッサとした. 次に,試作するフィルタリングシステムの基本プロセッサのア-キテクチャを動作記述言語で記述し,回路合成,動作確認およびレイアウトを行い,提案プロセッサチップのア-キテクチャの厳密な評価を行った.その結果,1μmCOMSスタンダ-ドセルを用いた場合,単位プロセッサエレメントは,4.5mmx4.2mmのチップ上に約1,500ゲ-トで実現され,40MHzで動作し,16ビットの9次元の内積を450nsecで実行可能であることが明らかとなった.また,このプロセッサエレメントを有する2次元状態空間ディジタルフィルタリングシステムは,1,024x1,024点の画像を1.47msecで実行可能であることが確認された.この実行時間は,上述の動画像を実時間処理可能な時間である.
|