| 研究課題/領域番号 |
03555069
|
|---|
| 研究種目 |
試験研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
情報工学
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
沢田 康次 東北大学, 電気通信研究所, 教授 (80028133)
|
|---|
| 研究分担者 |
中島 康治 東北大学, 電気通信研究所, 助教授 (60125622)
室田 淳一 東北大学, 電気通信研究所, 助教授 (70182144)
|
|---|
| 研究期間 (年度) |
1991 – 1992
|
| キーワード | ニューロチップ / アナログメモリ / フローティングゲート / 可変シナプス / 集積回路 |
|---|
| 研究概要 |
人工神経回路網ANNは現在のデジタル電子計算機が不得意とする最適値問題などを素早く解くことを可能とするが、そこには局所安定解が含まれ当たらずとも遠からずの答えとなる。本研究においてはこの点を改良し、ANN本来の長所を引き出す超並列集積回路としてマイクロチップ化することにより、その情報処理の可能性をハードウェアの観点から追及した。平成3年度には合目的とする動作を正確に行う人工神経回路網CRANNを提案し、固定シナプスを持つ回路の1列をCMOSをベースとしたマイクロチップとして実現、測定を通し提案の正当性を実証した。さらにプログラム可能な可変シナプスを持つ完全並列動作ニューロチップを製作、その動作を実測し、最適値問題の解法や連想記憶動作に有効であることを検証した。この回路においては記憶デバイスとして4ビットのスタティック・ランダム・アクセス・メモリー(SRAM)を使用した。この回路はSRAMの高信頼性が利点であるが、占有面積が大きく、大規模な集積化に向かない。この点を改良し最適な可変シナプス用デバイスを開発、それを集積化することにより、より高性能なニューロチップを製作する事を目的として、フローティングゲートを持つ新しいアナログメモリーMOSデバイスを設計、東北大学電気通信研究所超微細加工実験施設において製作し、その特性を測定した。これにより得られたデバイスはシミュレーションとよく一致する特性を示し、電荷注入量の非線形性が改善されるとともに動作速度もμsec以下となることが測定を通し確認された。その占有面積もSRAM使用の場合に比べて約1/10に縮小することが確認された。これらの結果は国際会議等で発表予定であり、今後このデバイスをシナプスとして使用したニューラルネットワークの集積化を行っていく予定である。
|
