| 研究課題/領域番号 |
03555082
|
|---|
| 研究種目 |
試験研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
計測・制御工学
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
樋口 龍雄 東北大学, 工学部, 教授 (20005317)
|
|---|
| 研究分担者 |
羽生 貴弘 東北大学, 工学部, 助教授 (40192702)
亀山 充隆 東北大学, 工学部, 教授 (70124568)
|
|---|
| 研究期間 (年度) |
1991 – 1992
|
| キーワード | 4値CMOS集積回路 / パターンマッチングセル / フローティングゲートMOS-FET / 推論チップ / 物体認識システム / グラフマッチング / クリーク抽出 / 3次元物体認識 |
|---|
| 研究概要 |
初めに超高速推論ハードウェアエンジンにおいて、処理量が膨大となるパターンマッチング(PM)演算を実行するための4値PMセルの構成法を与えた。4値PMセルはフローティングゲートMOS-FETを用いることにより、しきい値を可変にすることができる。ルール情報はトランジスタのしきい値電圧として、記憶させることにより、トランジスタに記憶と演算の機能をもたせることができるので、1セルをトランジスタ1個で実現することができた。4値PMアレーはリテラルの機能をもつPMセルをアレー構造にすることにより、完全並列構造が実現できる。4値PMセルの動作を確認するため、回路解析プログラムSPICE2によりシミュレーションを行い所期の良好な動作をすることを確認した。次いで、4値PMセルについて同等機能をもつ2値回路と集積回路としての性能評価を試みた。2層メタル2μm設計ルールを用いてレイアウト設計による面積を比較したところ、4値PMセルの場合は2値に比べて約60%の面積にすることができた。一方推論チップの推論速度は約300nsとなり、ソフトウェア実行の場合に比べて超高速となり、超高速推論ハードウェアエンジンを実現できることが明らかになった。
応用として実時間物体認識システムをとり上げ、まずその構成法を明らかにした。すなわち、3次元物体認識で重要なクリーク抽出アルゴリズムを検討し、探索木の幅方向に並列性があることに着目して、並列処理ハードウェアによる高速クリーク抽出法を提案した。これにより使用メモリ量が少なく、高並列探索ができるプロセッサの構成が可能となった。本プロセッサはシミュレーションの結果、汎用ワークステーションに比べて約500倍の速さでクリーク抽出を行える。例として、7種類の3次元物体認識を行い正しく認識を行うことができた。
|
