大規模な生産システムの最適化にシミュレーションを用いることは、計算時間の観点から事実上不可能である。本研究では待行列網モデルと局所的探索手法を組み合わせた最適化手法である逆待行列網解析を提案し、半導体の製造ラインの特性を有する仮想的生産システムのモデルに適用して有効性を検討した。その結果、以下の知見を得た。 (1)逆待行列網解析は、要求スループットが長期にわたって変化しない場合、同一条件下で行ったシミュレーションの結果にほぼ一致する解析結果を短時間で算出する。 (2)要求スループットが周期的に変化する場合、疑似平衡状態を仮定することによって逆待行列網解析を適用でき、モデルの条件によってはシミュレーション結果に近似した解析結果が求められる。周期Cと仕掛期間の平均値ritの比(c/rit)によって、解析結果とシミュレーション結果の間に認められる誤差は異なり、一般に比が2を超える場合、誤差は実用上許容できる程度に小さい。 (3)解析結果とシミュレーション結果間に認められる誤差は、シミュレーションの入力変化に対する出力の遅れ(解析の場合は遅れ0)に起因すると考えられる。このことは、強制シミュレーション(入力変更時に仕掛量の増減を仮想バッファを用いて行うシミュレーション)の結果が解析結果に接近することから推察できる。 (4)局所的探索手法として、シミュレーテッド・アニーリングを用いてきたが、シミュレーテッド・アニーリングとタブ-・サーチを融合したハイブリッド・アルゴリズムを使用することによって、計算時間はほぼ50%削減できる。
|