| 研究分担者 |
平木 敬 東京大学, 理学部, 助教授 (20238348)
田中 英彦 東京大学, 工学部, 教授 (60011102)
末吉 敏則 九州工業大学, 情報工学部, 助教授 (00117136)
金田 悠紀夫 神戸大学, 工学部, 教授 (80107979)
天野 英晴 慶應義塾大学, 理工学部, 専任講師 (60175932)
|
|---|
| 研究概要 |
本年度は,平成4年度の研究成果を基に,超並列プロトタイプ・システム作成に向けたアーキテクチャの研究開発およびその検証を行い,平成6年度に作成するシステムの詳細設計を行った.
1.システムの基本設計の妥当性のシミュレータによる検証
超並列計算機の実現に向けて,分散共有メモリ・アーキテクチャ,相互結合に関する様々な性能調査ならびに設計支援を行うためのシミュレータを開発した.これらを用いて,キャッシュ・コヒーレンス制御方式,イベント・オーダリング・モデル,ルーティング方式等のプロトタイプ・システムの基本仕様の妥当性を検証するために,実行時間,ネットワーク・トラッフィク,コスト・パフォーマンス等を評価した.その評価結果を基に次に述べる詳細設計を行った.
2.超並列プロトタイプ・システム作成に向けた詳細設計
要素プロセッサとして,市販の超高速マイクロプロセッサを採用することを決定し,それをもとに,キャッシュ・システム,メモリ管理プロセッサ,ネットワーク・インターフェース・プロセッサ,ネットワーク・ルータの詳細設計を行った.
3.実計算機として利用するためのI/Oシステムの開発
本システムを実用的な計算機システムとして活用するためには,システム本体の研究もさることながら,システムと入出力装置間を接続するI/Oシステムの研究も必須である.特に,超並列計算機システムにおいては,そのI/Oシステムの構成法はまだ確立されていない.そこで,本年は「仮想FIFO」と呼ぶ,高信頼,高速(140MBPS)のシリアル入出力システムを試作し,高速データ転送の実験を行い良好な結果が得られた.また,画像入出力系としてのHDTVとの接続に関しては,ダブルバッファ・方式のフレームバッファの構成や表示制御方式,画像の高速実時間転送方式に付いて検討を重ね,実時間アニメーション画像表示可能な仕様を決定した.
|
