• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

1992 年度 実績報告書

やわらかいハードウェアを有する新しい論理LSI

研究課題

研究課題/領域番号 04402029
研究機関東北大学

研究代表者

柴田 直  東北大学, 工学部, 助教授 (00187402)

研究分担者 森田 瑞穂  東北大学, 工学部, 助教授 (50157905)
大見 忠弘  東北大学, 工学部, 教授 (20016463)
キーワード機能デバイス / 論理LSI / ニューロンMOSトランジスタ / ソフトハードウェアロジック / データマッチング / 加算器 / コンピュータアーキテクチャ / MOSLSI
研究概要

半導体LSIは通常ハードウェアと呼ばれる。つまり一度作ってしまえばその機能は固定であり、全く変更が効かない。本研究の目的は、電気信号でその機能が自在に変更できるやわらかいハートウェアを実現し、さらにこのようなハードウェアをベースに全く新しいコンピュータキテクチャを追求することである。我々が発明した、高機能デバイス、ニューロンMOSトランジスタを用いて初めて可能になった。初年度は2層ポリシリコン、CMOSプロセスにより多入力のソフトハードウェア回路を試作しその評価を行った。2入力のソフトハードウェア回路は、AND、NAND、XOR、XNORを含む、16個のすべてのブール関数が実現でき、しかも実時間でその機能切り換えができることを実証した。さらに8入力のソフトハードウェア回路も試作した。この回路は、8入力のバイナリ信号入力に対し、すべての対象型ブール関数512個を実現できる。例えば、この中の一つである、8入力のXORは、従来の設計では2000個以上のトランジスタを必要としたが、本回路はたった22個でできている。しかもXOR以外のすべての関数も実現できるのである。ソフトハードウェアの一つの応用として、全くキャリ伝幡の生じない加算器を設計。これは冗長度をもった数系を利用したもので、単純和の結果にもとづきハードウェアが自在に伝幡のないキャリ発生を選択する。さらに、パタン情報処理で重要なデータマッチングに関し、これまでは入力データをあらかじめ決められた鋳型(ルール)にあてはめるのが普通だったが、我々は、ソフトハードウェアの概念を用いてこの鋳型自身も実時間で自在に変えられるようにした。これが、ダイナミックマッチング回路であり、前述のソフトハードウェア回路とともに新しい情報処理アーキテクチャ実現の可能性を大きく前進させることができた。

  • 研究成果

    (6件)

すべて その他

すべて 文献書誌 (6件)

  • [文献書誌] T.Shibata: "Neuron MOS binary-logic integrated circuits: Part I-- Design fundamentals and soft-hardwaer-logic circuit implementation" IEEE Transactios on Electron Devices. 40. 570-576 (1993)

  • [文献書誌] T.Shibata: "Neuron MOS binary-logic integrated circuits: Part II-- Simplifying techniques of circuit configuration and their practical appliations" IEEE Transations on Electron Devices. 40. (1993)

  • [文献書誌] K.Kotane: "Neuron-MOS binary-logic circuits featuring dramatic reduction in transistor count and interconnections" IEDM Technical Digest. 431-434 (1992)

  • [文献書誌] T.Shibata: "Real-time reconfigurable logic circuits using meuron MOS transistors" ISSCC Digest of Technical Papers. 238-239 (1993)

  • [文献書誌] T.Yamashita: "Neuron MOS winner-take-all ciruit and its application to associatice memory" ISSCC Digest of Tchnical Papers. 236-237 (1993)

  • [文献書誌] T.Shibata: "Neuron MOS voltage-mode circuit techmology for multi-valued logic" IEICE Tramsactins on Electronics. E76-C. (1993)

URL: 

公開日: 1994-03-23   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi