やわらかいハードウェアを有する新しい論理LSI

1993 年度 実績報告書

• 研究課題/領域番号: 04402029
• 研究機関: 東北大学
• 研究代表者: 柴田 直 東北大学, 工学部, 助教授 (00187402)
• 研究分担者: 森田 瑞穂 東北大学, 大学院・情報科学研究科, 助教授 (50157905) ; 大見 忠弘 東北大学, 工学部, 教授 (20016463)
• キーワード: 機能デバイス / ニューロンMOSトランジスタ / ソフト・ハードウェア / データマッチング / 多値メモリ / 連想メモリ

研究概要

本研究の目的は、ニューロンMOSトランジスタと呼ぶ新しい機能デバイスを用いて、実時間で自在にその機能を変更できる全く新しい概念のハードウェア、即ち「やわらかいハードウェア」を実現することである。
初年度(平成4年度)には、やわらかいハードウェアのテスト回路を各種試作し、実際に外部信号によって自在にその機能が変化させられることを実証した。また、実時間ルール可変型データマッチング回路も開発し、さらに知的な情報処理を実現するための回路の研究を行った。知的な情報処理とは、入力データに対し過去に蓄積された膨大なデータベースとの間で照合検索を行い、もっとも似かよったデータを即座に選び出す処理が基本であると考えている。これまでのハードウェアでは、ピタリと一致するデータの検索は簡単に行えたが、「もっとも似かよったデータ」の検索となると、一つ一つのデータとの比較、差の検出・記憶、さらに差の最小値の探索といった、一連の非常に時間のかかるプログラム操作が必要だった。本研究では、これをすべてハードウェアが自動的にしかも完全な並列動作で高速に実行してしまう方式を考案し、その動作をテスト回路の試作により実証した。さらに多値データを記憶し、且つ入力データとの連想を実行するダイナミックメモリセル、また、アナログ入力データを多値データに量子化し、記憶するとともに、セルレベルでデータの分類を実行できるメモリ等、メモリセルレベルで高い機能を持った回路が実現できた。これにより「しなやかな情報処理」可能な新しい論理LSIシステムの基礎を確立した。

研究成果

• [文献書誌] T.Shibata: "An intelligent transistor Neuron MOSFET: its impact on ULSI logic-circuits implementation" Proc.Third Int.Conf.Solid State and Integrated Circuit Technology,Beijing,China,Oct,1992. 242-245 (1992)
• [文献書誌] K.Kotani: "Neuron-MOS binary-logic circuits featuring dramatic reduction in transistor count and interconnections" IEDM Tech.Dig.,Dec.,1992. 431-434 (1992)
• [文献書誌] T.Shibata: "Real-time reconfigurable logic circuits using neuron MOS transistors" ISSCC Dig.Technical papers,Feb.1993,FA 15.3. 238-239 (1993)
• [文献書誌] T.Yamashita: "Neuron MOS winner-take-all circuit and its application to associative memory" ISSCC Dig.Technical papers,Feb.1993,FA 15.2. 236-237 (1993)
• [文献書誌] T.Shibata: "Neuron MOS binary-logic integrated circuits:Part I,Design fundamentals and soft-hardware-logic circuit implementation" IEEE Trans.Electron Devices. 40. 570-576 (1993)
• [文献書誌] T.Shibata: "Neuron MOS binary-logic integrated circuits:Part II,Simplifying techniques of circuit configuration and their practical applications" IEEE Trans.Electron Devices. 40. 974-979 (1993)
• [文献書誌] T.Shibata: "Neuron MOS voltage-mode circuit technology for multi-valued logic" IEICE Trans.Electronics. E76-C. 347-359 (1993)
• [文献書誌] T.Shibata: "Four-terminal device-Impact of a new functional transistor on logic integrated circuits implementation" Proc.International Workshop on Process and Devices of Scaled LSI's,June,1993,Seoul. 1-6 (1993)
• [文献書誌] T.Shibata: "Implementing intelligence on silicon using neuron-like functional MOS transistors" Proceedings of 7th Conf.Neural Information Processing Systems:Natural and Synthetic,1993(NIPS'93).印刷中.
• [文献書誌] R.Au: "Neuron MOS multiple-valued memory technology for intelligent data processing" ISSCC Dig.Technical Papers,Feb.1994,FA 16.3. 270-271 (1994)
• [文献書誌] T.Shibata: "Hardware implementation of intelligence on silicon using four-terminal devices" Proc.Int.Conf.Advanced Microelectronic Devices and Processing,Sendai,March 3-5,1994,pp.743-750. 743-750 (1994)
• [文献書誌] R.Au: "Neuron MOS multiple-valued memory technology for intelligent data processing" Proc.Int.Conf.Advanced Microelectronic Devices and Processing,Sendai,March 3-5,1994. 615-620 (1994)
• [文献書誌] K.Kotani: "Neuron MOS binary-logic Integrated circuits" Proc.Int.Conf.Advanced Microelectronic Devices and Processing,Sendai,March 3-5,1994,pp.609-614. 609-614 (1994)
• [文献書誌] T.Ohmi: "The concept of four-terminal-device and its significance in the implementation of intelligent electronic circuits" IEICE Transactions in Electronice.(印刷中). (1994)