• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

1993 年度 研究成果報告書概要

やわらかいハードウェアを有する新しい論理LSI

研究課題

研究課題/領域番号 04402029
研究種目

一般研究(A)

配分区分補助金
研究分野 電子材料工学
研究機関東北大学

研究代表者

柴田 直  東北大学, 工学部, 助教授 (00187402)

研究分担者 森田 瑞穂  東北大学, 大学院・情報科学研究科, 助教授 (50157905)
大見 忠弘  東北大学, 工学部, 教授 (20016463)
研究期間 (年度) 1992 – 1993
キーワード機能デバイス / ニューロンMOSトランジスタ / ソフト・ハードウェア / 多値情報処理 / 多値メモリ / データマッチング / 連想メモリ / CMOS LSI
研究概要

半導体LSIは通常ハードウェアと呼ばれる。つまり一度作ってしまえばその機能は固定であり、まったく変更が効かない。本研究の目的は、電気信号でその機能が自在に変更できるやわらかいハードウェアを実現し、さらにこのようなハードウェアをベースに全く新しいコンピュータアーキテクチャの基礎を確立することである。
このような研究は、我々が発明した、高機能デバイス、ニューロンMOSトランジスタ(νMOS)を用いて初めて可能となった。まず、2層ポリシリコンCMOSプロセスを用いて多入力のソフトハードウェア回路を各種試作し、実際に外部信号によって自在にその機能が変更できることを実証した。また、実時間ルール可変型データマッチング回路も開発し、多値データの柔軟な照合演算を実現した。このような、従来全く不可能だった柔軟な機能が、νMOSを用いることで極めて簡単な回路で実現できることを示したのである。
さらに知的な情報処理を実現するための回路・システムの研究を行った。知的な情報処理とは、入力データに対し過去に蓄積された膨大なデータベースとの間で照合検索を行い、もっとも似かよったデータを即座に選び出す処理が基本である。これまでのハードウェアでは、ピタリと一致するデータの検索は簡単に行えたが、「もっとも似かよったデータ」の検索となると、非常に時間のかかるソフトウェア処理が必要だった。νMOSを用いると、これらをすべてハードウェアが自動的に、しかも完全な並列動作で高速に処理してしまうことが可能になった。また、多値データを記憶し、且つ入力データとの連想を実行するダイナミックメモリセル、アナログ入力データを多値データに量子化し記憶するとともに、セルレベルでのデータ分類を自在にやってのけるスタティックメモリ等、メモリセルレベルで高い機能を持った回路も実現した。これらによって「しなやかな情報処理」可能な新しい論理LSIシステム構築の基礎を確立した。

  • 研究成果

    (28件)

すべて その他

すべて 文献書誌 (28件)

  • [文献書誌] T.Shibata: "An intelligent transistor Neuron MOSFET:its impact on ULSI logic-circuits implementation" Proc.Third Int.Conf.Solid State and Integrated Circuit Technology,Beijing,China,Oct.,1992. 242-245 (1992)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] K.Kotani: "Neuron-MOS binary-logic circuits featuring dramatic reduction in transistor count and interconnections" IEDM Tech.Dig.,Dec.,1992. 431-434 (1992)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Real-time reconfigurable logic circuits using neuron MOS transistors" ISSCC Dig.Technical papers,Feb.1993,FA 15.3. 238-239 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Yamashita: "Neuron MOS winner-take-all circuit and its application to associative memory" ISSCC Dig.Technical papers,Feb.1993,FA 15.2. 236-237 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Neuron MOS binary-logic integrated circuits:Part I,Design fundamentals and soft-hardware-logic circuit implementation" IEEE Trans.Electron Devices. 40. 570-576 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Neuron MOS binary-logic integrated circuits:Part II,Simplifying techniques of circuit configuration and their practical applications" IEEE Trans.Electron Devices. 40. 974-979 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Neuron MOS voltage-mode circuit technology for multi-valued logic" IEICE Trans.Electronics. E76-C. 347-359 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Four-terminal device-Impact of a new functional transistor on logic integrated circuits implementation" Proc.International Workshop on Process and Devices of Scaled LSI's,June,1993,Seoul. 1-6 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Implementing intelligence on silicon using neuron-like functional MOS transistors" Proceedings of 7th Conf.Neural Information Processing Systems:Natural and Synthetic,1993(NIPS'93).(印刷中).

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] R.Au: "Neuron MOS multiple-valued memory technology for intelligent data processing" ISSCC Dig.Technical Papers,Feb.1994,FA 16.3. 270-271 (1994)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata: "Hardware implementation of intelligence on silicon using four-terminal devices" Proc.Int.Conf.Advanced Microelectronic Devices and Processing,Sendai,March 3-5,1994,pp.743-750.743-750 (1994)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] R.Au: "Neuron MOS multiple-valued memory technology for intelligent data processing" Proc.Int.Conf.Advanced Microelectronic Devices and Processing,Sendai,March 3-5,1994. 615-620 (1994)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] K.Kotani: "Neuron MOS binary-logic Integrated circuits" Proc.Int.Conf.Advanced Microelectronic Devices and Processing,Sendai,March 3-5. 609-614 (1994)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Ohmi: "The concept of four-terminal-device and its significance in the implementation of intelligent electronic circuits" IEICE Transactions in Electronice.(印刷中). (1994)

    • 説明
      「研究成果報告書概要(和文)」より
  • [文献書誌] T.Shibata and T.Ohmi: "An intelligent transistor Neuron MOSFET : its impact on ULSI logic-circuits implementation" Proc.Third Int.Conf.Solid State and Integrated Circuit Technology, Beijing, China, Oct.242-245 (1992)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] K.Kotani, T.Shibata, and T.Ohmi: "Neuron-MOS binary-logic circuits featuring dramatic reduction in transistor count and interconnections" in IEDM Tech.Dig., Dec.431-434 (1992)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata, K.Kotani, and T.Ohmi: "Real-time reconfigurable logic circuits using neuron MOS transistors" in ISSCC Dig.Technical papers, Feb.FA 15.3. 238-239 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Yamashita, T.Shibata, and T.Ohmi: "Neuron MOS winner-take-all circuit and its application to associative memory" in ISSCC Dig. Technical papers, Feb.FA 15.2. 236-237 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata and T.Ohmi: "Neuron MOS binary-logic integrated circuits Part I, Design fundamentals and soft-hardware-logic circuit implementation" IEEE Trans.Electron Devices. Vol.40, No.3. 570-576 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata and T.Ohmi: "Neuron MOS binary-logic integrated circuits : Part II, Simplifying techniques of circuit configuration and their practical applications" IEEE Trans.Electron Devices. Vol.40, No.5. 974-979 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata and T.Ohmi: "Neuron MOS voltage-mode circuit technology for multi-valued logic" IEICE Trans.Electronics. Vol.E76-C, No.3. 347-359 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata and T.Ohmi: "Four-terminal device-Impact of a new functional transistor on logic imtegrated circuits implementation" Proc.International Workshop on Process and Devices of Scaled LSI's, June, 1993, Seoul. 1-6

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata, K.Kotani, T.Yamashita, H.Ishii, H.Kosaka, and T.Ohmi: "Implementing intelligence on silicon using neuron-like functional MOS transistors" Proceedings of 7th Conf.Neural Information Processing Systems : Natural and Synthetic, 1993 (NIPS'93). (accepted for publication).

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] R.Au, T.Yamashita, T.Shibata, and T.Ohmi: "Neuron MOS multiple-valued memory technology for intelligent data processing" ISSCC Dig.Technical Papers, Feb.1994, FA 16.3. 270-271

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Shibata and T.Ohmi: "Hardware implementation of intelligence on silicon using four-terminal devices" the Proc.Int.Conf.Advanced Microelectronic Devices and Processing, Sendai, March 3-5. 743-750 (1994)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] R.Au, T.Yamashita, T.Shibata, and T.Ohmi: "Neuron MOS multiple-valued memory technology for intelligent data processing" Proc.Int.Conf.Advanced Microelectronic Devices and Processing, Sendai, March 3-5. 615-620 (1994)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] K.Kotani, T.Shibata, and T.Ohmi: "Neuron MOS binary-logic Integrated circuits" Proc.Int.Conf.Advanced Microelectronic Devices and Processing, Sendai, March 3-5. 609-614 (1994)

    • 説明
      「研究成果報告書概要(欧文)」より
  • [文献書誌] T.Ohmi and T.Shibata: "The concept of four-terminal-device and its significance in the implementation of intelligent electronic circuits" IEICE Transactions in Electronice.(accepted for publication).

    • 説明
      「研究成果報告書概要(欧文)」より

URL: 

公開日: 1995-03-27  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi