| 研究概要 |
本研究の目的は、短チャネル効果の低減とチャネル部の移動度の向上を同時に満足させるために、深さ方向の不純物濃度をnmオーダで制御でき、かつ、移動度向上のための量子井戸となるSi_<1-X>Ge_Xのデルタヘテロ層を含む低温Siエピタキシャル成長法を確立し、それを用いて超微細MOSFETを実現することである。本研究で得られた主な成果について、以下にまとめて示す。
(1)高品質Si/Si_<1-X>Ge_X/Siヘテロ構造の製作:SiH_4-GeH_4系の高清浄減圧CVD法により、表面及び界面が平担でかつミスフィット転位がないSi/Si_<1-X>Ge_X/Siヘテロ構造の形成条件を見いだした。Si_<1-X>Ge_X膜の島状成長を防ぐには、Ge比率xが高いほど堆積温度を下げ、x=0.2,0.5,0.7のSi_<1-X>Ge_X膜の堆積温度をそれぞれ550,500,450℃にすれば基板表面と同程度の表面粗さになることを明らかにした。
(2)Si_<1-X>Ge_XチャネルMOSFETの製作:プロセス温度を700℃以下にし、高品質Si/Si_<1-X>Ge_X/Siヘテロ構造表面にSiゲートpMOSFETを製作した。Ge比率x=0.5の試料で、従来報告されていない最も高い電界効果移動度が得られた。Si_<1-X>Ge_Xチャネルなしの場合に比べ、300Kで70%、77Kで150%高い値である。
(3)不純物制御:Si_<1-X>Ge_X膜形成時にB_2H_6を添加し、Si_<1-X>Ge_X膜中B濃度を3x10^<17>〜2x10^<20>cm^<-3>の範囲で制御可能にした。またBドープSi_<1-X>Ge_X膜のホール移動度はGe比率0.25で最小値を持つことを明らかにした。
(4)極浅pn接合の形成:BドープSi_<1-X>Ge_Xの選択エピタキシャル成長を550℃という低温で実現し、熱処理なしで逆方向電流が10^<-10>A/cm^2オーダと極めて低い自己整合型極浅接合形成法を確立した。これにより、微細MOS素子製作で問題となるゲートとソース・ドレイン間の位置のオフセットを制御し、かつ短チャネル効果の低減が図れることになる。
|
