| 研究課題/領域番号 |
04452192
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
南谷 崇 東京工業大学, 工学部, 教授 (80143684)
|
|---|
| 研究分担者 |
高橋 隆一 東京工業大学, 工学部, 助手 (30236335)
米田 友洋 東京工業大学, 工学部, 助教授 (30182851)
藤原 英二 東京工業大学, 工学部, 教授 (20211526)
当麻 喜弘 東京工業大学, 工学部, 教授 (50016317)
|
|---|
| キーワード | 非同期式回路 / マイクロプロセッサ / アーキテクチャ / 論理設計 / 2線2相式 / 出力純粋遅延モデル / 遷移因果律 / 依存性グラフ |
|---|
| 研究概要 |
1)素子と配線の遅延上限値を未知とするDelay-Insensitiveモデルに「同時分岐」仮定を導入したQuasi-Delay-Insensitiveモデルのもとで、2線2相式データ転送方式による非同期式マイクロプロセッサのビルディングブロックとなる基本論理回路モジュール群の回路構成案を得た。
2)非同期式システムの動作仕様をC言語で記述し、基本操作間の依存性を抽出し、与えられた資源制約のもとで最適並列化処理を行ない、得られた依存性グラフ記述からの直接写像に基づいて制御回路網を合成するアルゴリズムを開発した。この制御回路合成アルゴリズムと2線2相方式データパス合成アルゴリズムを統合した論理合成システムのプロトタイプを前年度に購入したワークステーション上で実現し、いくつかの設計例を用いてその合成性能を評価した。
3)前年度に設計した2線2相方式のノイマン型非同期式マイクロプロセッサに上記の制御回路合成手法を適用して再設計し、非同期式論理シミュレーションを行なった上で、CMOSゲートアレイによってプロセッサ・チップを製作し、動作実験を行なった結果、遅延の変動にかかわらず正常に動作することを確認した。
4)非同期式システムのタイミング信頼度とタイミング性能を統合した新しいシステム評価モデルの第一近似尺度として非同期式タイミング余裕なる尺度の計算法を開発し、これを用いて、これまで知られている各種非同期回路を評価し、最適な非同期式システム設計の一つの指針を与えた。
5)次世代非同期式プロセッサに用いる論理素子として、超伝導素子を用いた単一磁束量子パルス論理のシミュレーション実験を実施して、非同期式パルス論理の基本ゲートモデルを開発し、それに基づいて、アレイ型乗算回路を設計し、その性能を評価した結果、単一磁束量子バルス論理にもとづく非同期式回路の高速性を確認した。
|
