| 研究概要 |
ロボットマニピュレータのモデルベースト制御などにおいては、実世界からのセンサフィードバックや高速応答性という観点から演算遅れ時間の少ない超高速VLSIプロセッサの開発が望まれている.このため、本研究では演算遅れ時間の少ないリニアアレー並列構造に基づく高集積プロセッサの設計・開発を推進している.そこで,ロボット制御において必要となる種々の入力数の多入力積和演算を効率的に実行できる再構成可能並列プロセッサの設計・開発を行っており、以下に主な成果を列挙する.
1.[FPGAによるプロセッサの動作テスト]FPGAの使用可能ゲート数及びI/Oピン数の制約により,規模の大きいハードウェアはマルチチップ構成にせざるを得ず,チップ間配線が制限される.この問題に対し,要素プロセッサ(PE)内のチップ間通信の稼働効率がほぼ100パーセントとなるようにPEを設計し,ワイヤラッピングにより試作した.動作テストの結果,配線遅延を考慮に入れたプリント基板の作成や内部配線遅延の小さいFPGAを用いることにより,実用的演算速度を有するPEを試作できる見通しを得た。
2.[ソフトウェア開発環境]各PEの制御プログラム開発ツールを作成した.本開発ツールをスケジューリングプログラムなどと統合することにより,演算遅れ時間最小化を指向した種々のロボット制御VLSIプロセッサを実用化可能となる。
3.[家庭用サービスロボットへの応用]「持って来いロボット」と称する家庭用サービスロボットの制御を考慮するため小型遠隔操作ロボットを試作し,視覚情報に基づく制御が重要であるという知見を得た.ヤコビ行列の擬似逆行列を用いた視覚情報に基づく制御法に再構成可能並列プロセッサを適用することにより,演算遅れ時間を大幅に減少できる見通しを得ている.
|
