研究課題
近年、シリコン集積回路(Si LSI)の性能は、トランジスタ単体よりもむしろ長距離配線によって律速されている。本研究は、長距離配線の遅延と消費電力を低減させるために、差動伝送線路配線を用いたオンチップ超高速信号伝送技術を確立することを目的としている。高密度かつ高いクロストーク耐性を有するゼロクロストーク構造を提案した。提案する配線構造は従来のコプレナー構造と比較して55%高い実効的配線密度を有していた。また、実測によりゼロクロストーク構造が高いクロストーク耐性を有していることを示した。前年度90nm Si CMOSプロセスにより設計したLVDS型伝送線路配線を実測により評価した。5mmの伝送線路配線に10Gbpsの信号を2.7mWの消費電力で伝送させることができた。Energy per Bitは0.27pJ/bitであり、Energy per Bitに関してオンチップ伝送線路配線における世界最高性能を実現した。5mmの長さの従来のオンチップ配線と比較して遅延ばらつきが89%小さいことを示した。マルチドロップバスやクロック分配回路へ向けたオンチップ伝送線路の分岐方法を検討した。分岐部分において伝送線路に直接トランジスタを接続することによって信号品質の劣化なく信号を分岐できることがわかった。その知見をもとにマルチドロップバスを開発した。TxとRxの面積削減のために、TxとRxの両方の機能を有するTwo-way transceiverを開発した。また、Rx動作時にゲート接地型の増幅回路として動作させることでRxでの遅延を低減した。90nm Si CMOSプロセスを用いて6つの分岐を有するマルチドロップバスを試作し、測定結果から8Gbpsの信号を合計7.1mWの消費電力で伝送させることができた。Two-way transceiver一つあたりの消費電力は1.2mWであった。以上により、差動伝送線路を応用した低クロストーク高密度バス技術、差動伝送線路を応用したH-tree Mesh Hybrid型クロック分配回路を構築するための高速信号伝送技術と分岐技術を確立した。
すべて 2007 2006
すべて 雑誌論文 (4件)
Japanese Journal of Applied Physics Vol.46 No.4A(4月に掲載決定)
IEICE Transactions on Electronics Vol.E90-C No.3
ページ: 641-643
IEEE Transactions on Electron Devices Vol.53 No.9
ページ: 2401-2406
IEICE Transactions on Electronics Vol.E89-C No.6
ページ: 681-691
