金属基板SOI・メタルゲート高誘電率絶縁膜CMOS超高速集積回路の研究

1994 年度 実績報告書

• 研究課題/領域番号: 05402039
• 研究機関: 東北大学
• 研究代表者: 大見 忠弘 東北大学, 工学部, 教授 (20016463)
• 研究分担者: 森田 瑞穂 東北大学, 大学院・情報科学研究科, 助教授 (50157905) ; 柴田 直 東北大学, 工学部, 助教授 (00187402)
• キーワード: SOIデバイス / CMOS / メタルゲート / 高誘電率絶縁膜 / 超高速LSI / 低抵抗コンタクト / タンタルゲート

研究概要

本年度は、前年度に研究した微細MOSトランジスタの最適構造設計並びに超高速LSI用低抵抗配線技術及び低抵抗コンタクト技術をベースに超高速LSI実現の研究を行った。長い配線による伝搬遅延時間を極力低減するために、大電流駆動能力を有するデバイスの開発が必要である。0.1nsec以下のパルス幅を持つ超高速信号を、長い配線上を減衰なく伝搬させるためにデバイス構造に金属基板を組み込み、大電流駆動能力を実現するために高誘電率のゲート絶縁膜を有するデバイス構造を導入した。このデバイスを用いてCMOS回路を構成、その動作解析をシュミレーションで行い、その高速動作に関し次の知見を得た。まず、ゲート絶縁膜の高誘電率化による電流駆動能力の増大は飽和傾向を持つことを見い出し、この電流律速は反転層容量による効果であることを明らかにした。また、高誘電率ゲート絶縁膜を有するSOIデバイスでは、ソース寄生抵抗の負性帰還効果による電流駆動能力の劣化が著しいことを見い出し、この寄生抵抗を低減する手段として、ソース/ドレイン電極をサイドコンタクト構造により形成することを提案した。この構造実現には、昨年度開発した10^<-9>Ω・cm^2という理論値とほぼ同じ低抵抗のコンタクト形成技術の導入が非常に有効である。さらに、実際にSOIMOSFETを作製しその動作解析を行った。電源電圧1Vでの閾値は、ゲート材料の仕事関数で制御することが必須であり、シリコンのバンドギヤップの中央に仕事関数を持つミッドギヤップ材料の採用が有効であることを明らかにした。そしてTaをゲート材料として用いることにより、要求される閾値をn型及びp型MOSFETで実現できることを実験により明確化した。さらに光リソグラフィ技術を用いてサブミクロンデバイスを作製し、閾値低下のない動作特性を確認した。これらの研究により、メタル基板を用いたSOI構造で、高誘電率絶縁膜とメタルゲートをもつCMOS超高速LSI実現の基礎研究を確立した。

研究成果

• [文献書誌] T.Hoshi: "Accelerated Electromigration Testing of Giant-Grain Copper Interconnects under Extremely Large Current Stress" Exteded Abstracts of the 1993 International Conference of Solid State Devices and Materials,Chiba. 561-563 (1993)
• [文献書誌] H.Yamada: "Evaluation of Electromigration and Stressmigration Reliabilities of Copper Interconnects by a Simple Pulsed-Current Stressing Technigue" International Electro.Deviecs Meeting,Technical Digest. 269-272 (1993)
• [文献書誌] M.Morita: "Thin Gate Oxtde for Ultra Small Device" Proc.International Conference on Advanced Microelectronic Devices and Processing,March3-5. 189-196 (1994)
• [文献書誌] T.Takewaki: "High Performance Giant-Grain Copper Metallization for High Reliability and High Speed ULSI Interconnects" Proc.International Conference on Advanced Microelectronic Devices and Processing,March3-5. 489-494 (1994)
• [文献書誌] K.Yamada: "Silicon-Capping Silicidation Technology for Ultra-Low Contact Resistance Metallization" Proc.International Conference on Advanced Microelectronic Devices and Processing,March3-5. 501-506 (1994)
• [文献書誌] K.Yamada: "Ultra-Low Contact Resistance Metallization by A Sihcidation Technology Employing A Silicon Capping Layer for Protection against Contamination" VLSI Technology Symposium,Drgest of Technical Paper. 63-64 (1994)
• [文献書誌] Y.Kawai: "Ultra-low-temperature growth of high integrity gate-oxide films by low-energy ion assisted oxidation" Appl.Phys.Lett.64. 2223-2225 (1994)
• [文献書誌] Y.Kawai: "Ultra-Low-temperature growth of high integrity gate oxidefilms by Low-energy ion-assisted oxidation" Proc.10th Symposium on Plasma Processing. 568-579 (1994)
• [文献書誌] K.Yamada: "Formation of metal Silicide-Silicon Contact with ultralow Contact Resistance by Silicon-Capping Silicidation Technique" Appl.Phys.Lett.64. 3449-3451 (1994)
• [文献書誌] M.Morita: "Dopant-Free Channel Transitor with Punchthrough Control Region under source and drain" Jpn.J.Appl.Phys.33. L1066-L1069 (1994)
• [文献書誌] J.Watanabe: "Ultra Low-Temperature Growth of High Integrity thin gateoxide films by Low-energy ion-assisted Oxidation" Ext.Abstract.1994Int.Conf.Solid-State Devices and waterials,Yokohama. 649-651 (1994)
• [文献書誌] W.Shindo: "Abrupt and arbitarary profile formation in sllicon using a Low-kinetic-energy ion bombardment process" Ext-Abstract.1994Int,Solid-State Devices and Materials. 691-693 (1994)
• [文献書誌] M.M.Oka: "Reducing the reverse-bias currentin 450℃-annesled n^+P Junction by hydrogen radical sintering" Ext.Abst.1994 Int.Conf.Solid-state devices and Materials. 742-744 (1994)
• [文献書誌] O.Tatsumi: "Ion-Assisted Low-Temperature Surface Reflow of BPSG for Highly Reliable Contact Metallization" Ext.Abst.1994 Int.Conf.Solid-State Devices and Materials. 931-933 (1994)
• [文献書誌] A.Nakada: "Lifetime enhancement in Low-Temperature-annealed ion-implanted Junctions by hydrogen radical sintering" Ext.Abst.186th Electrochemical Society Meeting. 651- (1994)
• [文献書誌] T.Ohmi: "Treud for Future Silicon Technology" Jpn.J.Appl.Phys.33. 6747-6755 (1994)