| 研究課題/領域番号 |
05452197
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
田丸 啓吉 京都大学, 工学部, 教授 (10127102)
|
|---|
| 研究分担者 |
小林 和淑 京都大学, 工学部, 助手 (70252476)
VASILY Moshn 京都大学, 工学部, 講師 (40243050)
小野寺 秀俊 京都大学, 工学部, 助教授 (80160927)
|
|---|
| キーワード | 設計知識獲得 / アナログLSI / アナログCAD / モジュールジェネレータ / アナログ回路合成 / アナログレイアウト合成 / アナログ回路最適化 / アナログ回路設計手法 |
|---|
| 研究概要 |
平成5年度の研究は概ね予定通りに行なわれた。各課題の成果の概要は以下の通り。
1.回路設計方法の表現手法の研究
回路設計方法の中でも手続き的な設計法に焦点を絞り、設計手順記述言語を開発した。本記述言語は、設計に必要な各種の操作を記述可能である。本記述言語を基礎として、より設計方法の記述が容易な高級言語を開発することが今後の課題である。
2.回路設計方法の獲得、再利用手法の研究。
設計者の設計履歴を保存すると同時に、設計者が取り消し処理を実行した場合に、該当部分を自動的に保存履歴より削除する実験システムを構築した。本実験システムを用いて対話的な設計を行なえば、設計手順の自動保存が可能になる。冗長な設計手順をより一層削除する方法の考案が課題である。
3.レイアウト設計方法の表現手法の研究
レイアウト要素を全て矩形の集合で表現することとし、配置された位置ではなく、周囲のレイアウト要素との相対的な位置関係を与えることで、レイアウトを表現する方法を考案した。
4.レイアウト設計方法の獲得、再利用手法の研究
上記のレイアウト表現法を用いて、対話的にレイアウト設計を行なうための実験システムを開発した。アナログ素子のレイアウトを実験システムで行ない、設計手順が再利用できることを確認した。セルレベルのレイアウトにも適用するためには、レイアウト表現手法の拡張が必要であることがわかった。
|
