| 研究課題/領域番号 |
05452197
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
田丸 啓吉 京都大学, 工学部, 教授 (10127102)
|
|---|
| 研究分担者 |
小林 和淑 京都大学, 工学部, 助手 (70252476)
MOSHNYAGA Va 京都大学, 工学部, 講師 (40243050)
小野寺 秀俊 京都大学, 工学部, 助教授 (80160927)
|
|---|
| キーワード | 設計方法の再利用 / アナログLSI / アナログ回路設計手法 / アナログASIC / シンボリックレイアウト / 知識獲得 / 知識再利用 / LSI設計システム |
|---|
| 研究概要 |
本年度は、前年度に引続き設計方法の表現法や獲得・再利用化法を検討するとともに、試験的な設計方法の獲得・再利用化システムを構築し、実験的な評価を開始した。
1.回路設計方法の表現法・獲得法・再利用化法の検討
設計者が考案した設計方法を、設計者の意図通りに、より正確に表現するための方法について検討した。設計者が暗黙の内に仮定している設計知識を表現し、利用する枠組について検討した。
2.レイアウト設計方法の表現法・獲得法・再利用法の検討
前年度に開発したレイアウトの記述法(表現法)を用いて、レイアウト設計者が対話的にレイアウトを設計する過程より、レイアウト設計手順を自動抽出し、このレイアウト設計手順を再利用する手法を開発した。シンボリックレイアウト設計法と組合せて使用する方法についても検討した。
3.設計方法の獲得・再利用化システムの試作
回路設計とレイアウト設計の双方において、設計方法の獲得・再利用法を実現するシステムを試作し、提案手法の実験的評価を開始した。
|
