| 研究課題/領域番号 |
05452197
|
|---|
| 研究種目 |
一般研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
田丸 啓吉 京都大学, 工学研究科, 教授 (10127102)
|
|---|
| 研究分担者 |
小林 和淑 京都大学, 工学研究科, 助手 (70252476)
MOSHNYAGA Vasily 京都大学, 工学研究科, 講師 (40243050)
小野寺 秀俊 京都大学, 工学研究科, 助教授 (80160927)
|
|---|
| 研究期間 (年度) |
1993 – 1995
|
| キーワード | 設計方法の再利用 / アナログLSI / アナログ回路設計手法 / アナログASIC / シンボリックレイアウト / 知識獲得 / 知識再利用 / LSI設計システム |
|---|
| 研究概要 |
本研究では、従来、設計者の知識という形でしか保存されていなかった設計方法やノウハウを、設計者の設計過程より自動的に獲得して保存し、これを再利用することにより設計を効率化・自動化する手法を明らかにした。具体的には、回路設計とレイアウト設計の双方を対象にして、設計方法やノウハウの適切な表現法について検討した。そして、設計者が考案し開発した設計方法を、その設計過程から獲得し保存する手法を検討し、保存した設計方法を再利用した自動設計法を開発した。本研究は、設計方法を獲得、再利用するという新しい考えに基づいた効率的なアナログLSI設計手法の確立を図り、システムのLSI化における上記ボトルネックの解消を目指すものである。本研究の成果を以下にまとめる。
1.回路設計法の獲得・再利用化手法の開発
設計手順を表現するための言語IDLを開発した。IDLを用いて、回路設計に必要な全ての設計操作が表現できる。設計者の設計過程よりIDLを自動的に保存し、それを再利用する方法を開発した。
2.レイアウト設計法の獲得・再利用化手法の開発
複雑な構造を持つアナログ素子のレイアウトを自動生成するモジュールジェネレータを自動的に設計する方法を考案した。個別のレイアウトに対する設計操作に対し、一般化に必要な情報を付加して保存し、それを再利用してパラメータの異なるレイアウトを自動生成する方法を開発した。
3.回路レイアウト設計法保存・再利用化システムの試作
回路設計、およびレイアウト設計の手順を、IDLで記述された形で保存し、それを再利用するシステムGUIDEを試作した。過去に人手で設計した回路について、GUIDEを用いて設計手順を保存し、それが再利用出来る事を確かめた。
4.設計手法保存・再利用化システムの応用
GUIDEの応用として、LSIライブラリの特性自動抽出と、MOSFETパラメータの自動抽出システムを試作した。両システムとも実際のLSI設計に活用し、その有効性を確認した。
|
