遅延対応論理回路設計システムの構築

1994 年度 実績報告書

• 研究課題/領域番号: 05452209
• 研究機関: 北陸先端科学技術大学院大学
• 研究代表者: 梶谷 洋司 北陸先端科学技術大学院大学, 情報科学研究所, 教授 (00016536)
• 研究分担者: 高橋 篤司 東京工業大学, 工学部, 助手 (30236260) ; 藤吉 邦洋 北陸先端科学技術大学院大学, 情報科学研究所, 助手 (80242569)
• キーワード: テクノロジマッピング / フロアプラン / パス遅延 / 論理回路

研究概要

1.入力端子数テクノロジマッピング 大規模回路を指定された仕様を満たす小回路へ分割(テクノロジマッピング)する問題において、その仕様が入出力端子数である場合を、集合パッキング問題として定式化した。ゲートのファンアウト数をパラメータとして問題を分類し、ほとんどの場合について多項式アルゴリズムが存在するか否かによって特徴づけることができた。
一般フロアプラン 配置配線の概略を決める工程(フロアプラン)で従来利用されている一般的な方法は、矩形の2分割を再帰的に繰り返すスライシング構造だけであったが、これから得られる結果は極めて限定されており、面積あるいは配線長の観点からの最適解からはほど遠い結果しか得られない。
本研究ではBSGと呼ぶ構造を導入しシミュレーテッドアニーリングを適用した近似解法を提案し、大規模な問題に対しほぼ最適に近い解が得られることを示した。
この結果を踏まえ、問題の最適解を含む解空間をモジュールラベルの順列の積空間として定式化することができた。この空間は有限で各解は許容的でありその評価は多項式時間で求めることができ、P-admissibleと呼ばれる。この性質は探索的アルゴリズムを可能とする。実際、この理論を忠実に実行した探索的解法が実用に耐える良好な結果を与えることが示せた。
遅延可観測理論回路の自動合成 回路の高速化はパス遅延による限界を持つ。従って、全てのパスの遅延が入力信号遷移によって測定できる回路が高速回路設計の基本である。本研究ではそのような回路の特徴づけを関数型式で行い、またその自動合成をモザイク展開を定義することにより可能にした。

研究成果

• [文献書誌] 藤吉邦洋,梶谷洋司,新津浩: "The Totally-Perfect Bipartite Graph" Proc,of 5th Intemational Symposium oh Algorithms and Computution. 541-549 (1994)
• [文献書誌] 中武繁寿,梶谷洋司: "Channel-Driven Global Routing With Consistent Placement" Proc,Jntl Conf,on Compnter Aided Design. 350-355 (1994)
• [文献書誌] 藤吉邦洋,梶谷洋司: "多層多端子位相配線におけるネットあたりのビア数について" 電子情報通信学会 論文誌A. No.11. 1494-1500 (1994)
• [文献書誌] 村田洋,梶谷洋司: "ハイブリッドIC平面レイアウト対話設計における配線位相を保つ端子移動アルゴリズム" 情報処理学会 論文誌. 35. 2806-2815 (1994)
• [文献書誌] 松田洋,中武繁寿,梶谷洋司: "スライス構造における配線領域を確保する最適フロアプラン" 電子情報通信学会 研究報告. VLD531. 1-8 (1995)
• [文献書誌] 北川毅,中武繁寿,梶谷洋司: "PCB設計における直線バス構造に沿う最適モジュール配置" 電子情報通信学会 研究報告. VLD531. 9-14 (1995)