| 研究概要 |
本研究では,VLSIチップのレイアウト設計に注目し,メタヒューリスティクスに基づくVLSIレイアウト設計手法を開発することを目的として,研究を行った。本年度に得られた主な成果を以下にまとめる。
1.シミュレーティドアニーリングに基づくセル配置アルゴリズムの開発:スタンダードセル方式VLSIレイアウト設計におけるセル配置問題に対し,タイミング制約を考慮したセル配置アルゴリズムを開発した。提案手法はメタヒューリスティクスの代表的な手法の一つであるシミュレーティドアニーリングに基づいており,与えられたタイミング制約を満たし,配線長の短いセル配置を実用的な計算時間で求めることができる。提案手法を計算機上に実現し,従来手法と比較することにより,提案手法の有効性を検証した。
2.遺伝的アルゴリズムに基づくセル配置アルゴリズムの開発:スタンダードセル方式VLSIレイアウト設計におけるセル配置問題に対し,メタヒューリスティクスの代表的な手法の一つである遺伝的アルゴリズムに基づくセル配置手法を開発した。提案手法を計算機上に実現し,実際の回路に基づくベンチマークデータを用いて従来手法と比較することにより,提案手法の有効性を検証した。
3.3層セル上チャネル配線アルゴリズムの開発:セル上配線を許したチャネル配線問題に対し,セル上の配線容量がコラムごとに異なるセルモデルを新たに提案し,このモデルに対する3層セル上チャネル配線アルゴリズムを提案した。提案アルゴリズムにおいては,セル上ビアを許し,ビアを用いた2層配線とビアを用いない平面配線を組み合わせることにより,チャネル密度の減少を図っている。さらに,提案アルゴリズムを計算機上に実現し,有効性を検証した。
|
