| 研究概要 |
平成5年度は,先に提出した研究実施計画に従って以下のように研究を遂行した。
1.超LSI上位設計における演算器のアロケーション問題とフラアプラン問題とを整数計画問題として数学的に定式化し,ベンチマークデータを用いて計算機実験を行いその有効性を調べた。その結果,本手法はアロケーションとフラアプランとを独立の問題として扱う従来の手法よりも配線コストを3〜30%程度改善できること,演算ブロックの数が増えると計算時間が急激に増加するため,大規模の問題に対しては取り扱うブロック数を減少させる工夫が不可欠であることが明らかになった。この成果は第1番目の論文として国際会議で報告するとともに,電子情報通信学会英文論文誌に現在投稿中である。
実用規模のフロアプラン問題を整数計画法に基づいて解く2つの手法を考案した。最初は,データファイル方式のLSIを採用することで取り扱うレジスタブロック数を大幅に削減する方法,第2の手法は,問題を分割と部分配置の2段階に分け,両者を整数計画方法で解く方法である。最初の方法は次に述べるようにアロケーション・フロアプラン法を効率化するために利用した。現在第2の方法の有効性を確認するための実験を行っている。また,この手法で用いるネットモデルについても検討した。この成果は第2番目の論文として公表される予定。
3.前記データファイル方式LSIに対し,アロケーションとフロアプランとを同時に考慮した問題を整数計画問題として数学的に定式化し,計算機実験を行った。先に述べたように,この手法では取り扱うレジスタブロック数が大幅に減少するため,実用規模の問題に適用できることを確認した。この成果は第3番目の論文として4月に開催されるワークショップで報告する予定である。
|
